干硬件设计十多年每次评审PCB地的问题永远是争论最多的地方。三相无刷电机驱动板是典型的功率、模拟、数字混叠系统AGND、PGND、GND这三个名字看着差不多实际处理不好轻则ADC采出来全是毛刺重则MOSFET驱动波形乱跳、板子在运行中直接复位。下面这套方法是踩了不少坑之后沉淀下来的包括地之间怎么分区、星形汇聚点放在哪、最常见的几个地故障怎么排查适合正在调BLDC驱动板或者准备改板的工程师参考。1. 先把AGND、PGND、GND的职责边界搞清楚1.1 三种地在一块三相驱动板里分别管什么三相无刷电机驱动板的结构大同小异直流母线进来经过六个MOSFET组成的三相全桥再输出到电机绕组。控制侧通常是一颗MCU负责产生六路PWM或FOC算法输出驱动侧可能是栅极驱动芯片也可能只用分立推挽电路电流采样一般用低边采样电阻加运放有些板子还会加母线电压检测、温度检测这些模拟电路。这块板子上会同时出现三个地网络PGND功率地。指直流母线负极、MOSFET源极、低边采样电阻、母线电容负极这一整套功率回流路径。它流过的是开关脉冲电流数值很大经常是几十安培的峰值电流在十几纳秒内切换。AGND模拟地。指电流采样运放、采样电阻的参考点、滤波器、分压电阻等模拟小信号电路的回流地。GND数字地也叫逻辑地。指MCU、时钟电路、接口、数字隔离器件这些数字电路的回流地。很多工程师在原理图里把所有地网络都画成同一个符号画PCB时也图省事直接铺一大片铜了事。短时间能跑但性能上限很低。只要电机负载往上加地弹电压会把模拟信号淹没数字电路也容易误触发。1.2 为什么不能把三种地直接往一起铺关键原因有两个电流性质不同和噪声敏感度不同。先看电流性质。PGND上的电流是脉冲状的PWM开关频率往往在8kHz到20kHz但边沿的dv/dt和di/dt非常高。假设一段走线寄生电感是10nH电流在50ns内从0跳到20A也就是di/dt约0.4A/ns按公式UL×di/dt算这段走线上会砸出大约4V的尖峰。这套电压直接加到模拟地参考点上运放芯片的GND引脚和目标电压一起波动输出端肯定跟着跳。再看噪声敏感度。电流采样运放的输出通常是毫伏级的小信号例如1mΩ采样电阻流过10A电流时压降只有10mV。这种情况下哪怕地上有1mV的噪声换算到电流就是1A的误差控制精度自然无从谈起。反过来门极驱动信号允许瞬时有几伏的过冲PGND稍微脏一点只要不超过MOSFET的栅源耐压其实问题不大。把两者放在同一个回流路径上就是让低频小信号去承担高频大电流造成的后果得不偿失。1.3 典型驱动的电源架构与地网络划分一块24V/20A级别的三相无刷驱动板电源架构一般是这样的直流电源进来先经过母线电容组大电解并联几个陶瓷电容再分配到三相全桥控制电源从母线取电经过降压芯片或者LDO变成5V和3.3V单独给MCU、运放和栅极驱动芯片供电。这块板子的地回路至少包含四个环母线电容到上下管之间的大电流换流环、低边采样电阻到比较器的信号回环、栅极驱动芯片到MOSFET源极的驱动电流回环、MCU数字电路的回流环。这四个环如果相互交叉问题就来了。所以我习惯在原理图阶段就把地网络按角色分开命名PGND、AGND、GND各用各的符号画PCB时再决定汇聚方式这样每一步回流路径都是明确的。2. 布线设计核心原则控制回路比给地起名更重要2.1 单点接地还是多点接地不能拍脑袋低频电路常用的单点接地是把所有地的信号回引汇聚到同一个点目的是避免不同电路之间通过地线互相干扰。高频电路则倾向多点接地也就是大面积地平面因为地平面能提供低阻抗回流路径减少寄生电感。三相驱动板卡在两者之间PWM开关沿陡等效频谱能到几十兆甚至上百兆适合多点接地但功率地和模拟地之间又需要一定隔离避免噪声串扰。我的经验是用一种混合策略控制侧AGND和GND做整块连续的参考地平面功率侧PGND单独铺铜区两块地在母线电容负极处单点汇聚。这样既有低阻抗回流路径又避免了功率噪声污染控制电路。这里有一个实用的判断依据当走线长度小于最高有效频率波长的1/20时单点接地仍然有效。100MHz对应的波长约3m1/20是15cm大多数电机驱动板的地线长度不会超过这个范围。所以只要汇聚点选得好单点汇聚是完全够用的不需要刻意把地平面切成很多块。2.2 电流回路面积才是第一优先级很多人在“AGND、PGND怎么分割”上纠结半天却没注意到真正决定噪声的是回路面积。电感正比于回路面积回路面积越大等效电感越大di/dt产生的压降就越明显。以三相桥最常见的换流环路为例母线电容正极、上管、电机绕组、下管、采样电阻、母线电容负极形成一个完整的高频环流。PWM每个周期这个环路都工作在快速切换状态。让这个环路面积尽可能小比花精力去切地平面更有效。具体做法是母线电容尽量靠近MOSFET桥臂陶瓷电容直接放在桥臂电源端和地端六个MOSFET围绕电机的U/V/W三相输出排列不要拉长走线相线输出走线尽量短和粗从桥臂直接引到接线端子。2.3 PCB叠层怎么选如果条件允许三相驱动板优先选四层板。两层板也能做但控制侧的地平面不完整AGND和GND区域很容易被迫走很长的细线噪声性能很难做好。四层板的典型叠层我一般这样安排顶层功率器件、栅极驱动芯片、采样电阻、控制芯片尽量放同一层减少过孔带来的寄生参数。第二层完整的地平面用作控制侧AGND/GND的参考平面。这里不切分保持连续性。第三层电源走线和部分模拟小信号走线例如3.3V、5V电源平面以及远离功率区的模拟信号。底层铺铜和辅助走线功率地可以在这里做加强铺铜。两层板也不是不能救只是代价更大PGND要尽量用大面积铺铜同一网络不要出现细脖子采样电阻的检测线要作为差分走线紧贴在一起走长度越短越好MCU和模拟电路尽量集中在铺铜区域的安静角落。3. 实操一块典型三相驱动板的接地布线全流程3.1 先给板子划好物理分区拿到原理图别急着连线先做物理分区。功率区和控制区之间要有一条明确的分界线这条线通常从母线电容位置开始沿着驱动芯片的隔离带一直延伸到电机接口。我习惯把板子分成三个区块母线区和三相桥放在板子的一侧驱动信号线和采样线从中间穿过MCU和模拟电路放在另一侧。这样做的目的是让功率级的强干扰源和控制级的敏感电路在物理距离上拉开地之间自然形成两个相对独立的回流区域。3.2 PGND功率地的走线和铺铜细节PGND的设计目标是低阻抗、低电感。母线电容负极到低边MOSFET源极、再到采样电阻这一段要尽量短和粗绝对不能用一根细线跳来跳去。实际走线时我会把PGND当作一个专属铜皮区域来处理而不是普通的地线网络。铜皮宽度按电流密度估算表层铜厚1oz35μm时长期20A电流建议至少8到10mm宽再配合底面铺铜和过孔缝合来降低电阻。过孔不是随便打几个就完事大电流过孔要一组一组地排每个过孔孔径0.4mm左右20A至少需要10个以上的过孔并联并且两端要直接落在铜皮中间不要只搭在边缘。采样电阻的摆放要特别注意。低边采样电阻串联在低边MOSFET源极和PGND之间电流流过电阻产生压降。电阻的两个检测脚要直接引出差分线送给运放这就是开尔文连接。千万不要让大电流走线经过检测脚之间否则走线上的压降会叠加到采样信号里。3.3 AGND模拟地的布线与滤波电容放置AGND是电流采样运放、滤波器、基准源的参考地它在布线中要做的最重要事情是不要被PGND的大电流路径借道。采样电阻靠近PGND运放靠近MCU一侧这中间的距离不长但需要一条防护性的路径。我一般让运放的GND引脚通过一段较宽的AGND铜皮直接连到星形汇聚点而不是就近铺到PGND。运放电源的滤波电容必须放在运放电源引脚旁边电容负极接AGND而不是接到旁边的PGND铜皮。模拟信号走线方面采样差分线要等长、平行走中间最好包一圈地线防护走线防止PWM开关噪声从侧面耦合进来。进入MCU的ADC引脚之前加一个一阶RC低通滤波器通常取100Ω加1nF到10nF截止频率控制在几十kHz到几百kHz够满足电流环带宽就行。3.4 数字GND与MCU处理MCU和数字电路的GND我的处理方式是和AGND合二为一。意思就是MCU的地并不单独划一个“数字地”而是和运放、模拟滤波电路共用同一块完整的参考地平面统称为控制地。这样做最大的好处是避免数字地回流穿过模拟区造成不必要的回流路径交叉。MCU的相邻两个地引脚之间要就近打过孔连接到第二层地平面。所有去耦电容都尽量靠近对应的电源引脚电容的地端直接落到地平面走线越短越好。MCU的复位引脚和供电引脚加一个小电容做滤波可以显著降低上电瞬间和负载突变时复位引脚被干扰的概率。3.5 星形汇聚点三种地唯一交汇的地方这是整篇布线技巧里最关键的一步。AGND和PGND不是永远不相交而是在某一处严格单点相连。这个点我统一放在直流母线电容组的负极具体可以说是电解电容的负极焊盘与PGND铜皮的交接处。为什么选这里因为母线电容是功率电流回流的终点也是高频电流的蓄水池。控制地在这里汇聚能保证模拟参考点和功率回流之间的电位差最小。如果换个位置比如放在板子边缘的接线端子那么控制电流和功率电流会共用很长一段回流路径负载变化时控制地就会被抬起来。在实际PCB上我通常会从母线电容负极焊盘引出一小段PGND铜皮然后在铜皮上开一个十字星形的连接点让控制地平面只通过这一个点与PGND相连。检查方法很简单用万用表通断档测AGND和PGND应该只在这一点听到蜂鸣其他地方都不能有直接连接。4. 常见问题与排查技巧实录4.1 电机一启动MCU就复位这是功率和数字地没处理好最典型的症状。电机启动瞬间母线上会出现很大的浪涌电流如果MCU的参考地正好处在PGND回流路径上地电位瞬间抬高MCU的供电电压被短暂拉低或者复位引脚被干扰程序就重启了。排查时先用示波器看MCU的VDD引脚对AGND的波形注意要用短地弹簧测试不要用长鳄鱼夹。如果看到几十毫伏的尖峰同时伴随复位基本可以锁定是地弹。解决思路是先检查星形汇聚点是否唯一再检查MCU的供电是否经过了足够的去耦电容必要时在MCU供电入口加一个小磁珠和一个较大的电解电容把瞬态能量隔离开。4.2 电流采样在轻载时波动巨大电流采样值在一两安培以下就开始明显漂移多半不是算法问题而是AGND被干扰。比较常见的原因是采样电阻到运放的走线太长或者差分走线配线不对称导致差模噪声转成共模噪声。处理过的板子里有一块问题特别典型采样线走了大约3cm从功率区一路穿到MCU附近中途和三相相线走线平行。改成把运放挪到采样电阻旁边采样线缩短到1cm以内并且差分走线紧贴后采样噪声立刻降了一个数量级。记住一条原则运放离采样电阻越近越好哪怕把运放放在功率区边缘也不要为了整齐难看把采样线拉得满天飞。4.3 MOSFET栅极波形振铃严重栅极驱动波形的问题是另一种高频回流问题。栅极驱动电流从驱动芯片流出经过栅极电阻到MOSFET栅极再从MOSFET源极回驱动芯片GND这个回环如果面积太大环路上的寄生电感就会和栅极电容产生LC振铃。解决办法是尽量缩短驱动芯片到MOSFET的距离驱动芯片的GND引脚直接就近回到MOSFET的源极不要绕到别的地方。栅极电阻放在靠近MOSFET栅极的位置可以增加阻尼。栅极走线不要和相线走线平行避免耦合。如果振铃依然明显可以再给栅极并联一个小电容比如2.2nF但要注意这会增加开关损耗。4.4 传导骚扰测试超标传导骚扰超标时大家第一反应是加共模电感但很多情况下根源是功率回路和地平面之间寄生电容过大。三相桥的散热焊盘如果直接大面积连接相线相线上的高dv/dt就会通过寄生电容向外传导。排查时先看相线铜皮面积是不是铺得太大开关节点处的铺铜建议收缩只保留足够的载流宽度。再有就是母线输入端加共模电感共模电感的安装方向要保证两个绕组的磁通互相抵消否则起不了作用。如果加完共模电感仍超标试着增大栅极电阻让开关边沿变缓代价是效率稍降但对EMI帮助很大。下面把常见的故障现象和解决思路整理成速查表故障现象最可能原因排查方向常用解决手段电机启动时MCU复位地弹导致逻辑地电位抬升量MCU供电和AGND尖峰星形点唯一化MCU供电加磁珠和去耦ADC采样异常波动采样线过长、AGND被干扰示波器量运放输出看纹波运放靠近采样电阻差分走线加RC滤波栅极波形振铃驱动回路电感过大看栅源电压振铃频率缩短驱动回环调整栅极电阻传导骚扰超标开关节点dv/dt过高用近场探头扫相线区域收窄铺铜加共模电感调整开关沿AGND和PGND阻值不唯一地平面多处相连万用表通断逐个区域排除切开多余连接只保留星形点5. 几个我踩过的坑和最终建议关于地处理网上能查到很多理论和规则但真正改板子时还是会掉进一些坑里。第一个坑是我早期喜欢把地平面一分为二中间用磁珠或者0欧电阻连起来结果低速信号跨过分割缝隙没有回流路径噪声反而更严重。我现在更倾向于“物理分区加完整地平面”用布局把安静电路和噪声电路分开而不是在地平面上拉一道裂缝。第二个坑是磁珠选型。给AGND串磁珠的确能隔开一些高频噪声但磁珠本身有直流电阻也会带来压降和参考点漂移。尤其运放的地参考和供电参考如果隔着磁珠两边的地电位不在同一水平采样误差反而增大。所以现在除非是隔离型设计一般板子上我更愿意直接单点连接少串磁珠。第三个坑是实际量测时被长接地线误导。示波器的接地夹随便夹在某个地孔上量出来的噪声很大实际上是接地引线自己形成天线。测地弹和纹波一定要用地弹簧或者针尖地尽量靠近芯片引脚量才能看到真实的地噪声水平。再分享一个小技巧画完PCB后试着在原理图上把所有电源和地的回流路径都画出来看看每一路信号电流最终怎么回到母线电容负极。如果哪一路信号的回流路径绕了一个大圈或者和功率电流有一段共用路径不用想这块板子上电后大概率会出问题。这个习惯帮我省了很多调试时间推荐你也试试。