高频走线这个话题几乎每个做 PCB 设计的人都会碰到。低频的时候一根导线就是一根导线连上就行但频率一旦上去走线开始表现出电阻、电容、电感之外的“传输线”特性反射、串扰、损耗全部跑出来。这篇指南把高频走线最核心的几个概念拆开讲清楚为什么高频下走线不能当普通导线看待、特征阻抗怎么理解、线宽和层叠怎么影响阻抗、差分走线为什么要等长、间距和回流路径为什么重要。内容包括高低频判断标准、特征阻抗公式与估算、不同层叠结构下的阻抗控制思路、差分对等长规则、串扰与间距关系、过孔和不连续点的影响以及一套可以直接落到设计软件里的规则检查清单。适合正在做课程设计、参加电子竞赛或者刚开始接触信号完整性概念的 PCB 设计者。1. 高频走线核心知识速览知识点一句话说明设计影响传输线效应走线长度接近信号波长时导线不再等效为理想连接而是一段传输线需要控制阻抗、匹配终端特征阻抗 Z0传输线上电压与电流的比值由线宽、介质厚度、介电常数决定阻抗不连续会产生反射趋肤效应高频电流集中在导线表层等效电阻增大损耗增加要考虑表层镀层介质损耗高频信号在板材介质中传播时能量被吸收频率越高越明显影响传输距离和信号质量反射阻抗变化处信号部分能量返回源端造成振铃、过冲控制阻抗连续性减小 stub串扰相邻走线通过互容互感耦合噪声控制间距必要时加屏蔽地线差分走线用两条等长、等阻抗、极性相反的走线传输信号对内等长是关键规则回流路径信号返回电流沿参考平面/铜皮回流路径决定环路面积参考平面必须连续2. 高频是相对概念先判断走线是不是“长线”讨论高频走线之前先要解决一个基础问题多少频率算高频。从信号完整性角度看判断标准不是绝对值而是走线长度和信号波长的相对关系。器件数据手册或者总线协议里通常会给出信号上升沿时间 (T_r)而信号的有效频率可以近似为[ F_{knee} \frac{0.35}{T_r} ]这个 (F_{knee}) 是信号包含的最高有效频率分量不是时钟频率但它决定了走线到底要不要按传输线处理。实际工程中更常用的判断是如果走线长度超过信号波长的六分之一就必须按传输线设计。也可以用临界长度来估算[ L_{crit} \frac{tr}{t_{pd}} ]其中 (t_{pd}) 是信号在板材中的传播延迟FR4 板材大约为 6 mil/ps 到 7 mil/ps约 150 ps/inch 到 170 ps/inch。举个例子一个信号上升沿为 1 ns那么临界长度大约是 6 英寸左右。在这个长度以内的走线低频模型还能凑合用超过这个长度就必须考虑阻抗匹配。DDR、PCIe、USB 3.x、千兆以太网、LVDS 这类接口走线几乎全部处于传输线区间。所以“高频”不是单纯看时钟频率而是看上升沿和走线长度。设计时先拿到这几个参数才能判断该用什么样的设计规则。3. 特征阻抗高频走线的第一概念特征阻抗是理解高频走线绕不开的概念。它的定义是在无反射的传输线上行波电压与行波电流之比单位是欧姆典型值有 50Ω 单端、90Ω 差分、100Ω 差分等。特征阻抗不是电阻。电阻消耗能量而特征阻抗描述的是传输线对行波的阻碍程度由传输线的分布参数决定单位长度电感 L 和单位长度电容 C。微带线和带状线的特征阻抗可以从几何参数近似计算。微带线Microstrip常用近似公式[ Z_0 \frac{87}{\sqrt{\varepsilon_r 1.41}} \ln\left(\frac{5.98h}{0.8w t}\right) ]其中(\varepsilon_r) 为板材相对介电常数FR4 通常取 4.2~4.5(w) 为走线宽度(h) 为走线到参考平面的介质厚度(t) 为走线铜厚。这个公式是近似工具适合快速估算不做精确设计依据。实际制板前应该用 Polar SI9000、Saturn PCB Toolkit 或阻抗计算器结合板厂叠层参数做精确计算。从公式可以看到一条核心规律介质越厚、阻抗越高线越宽、阻抗越低。这就是阻抗控制的基本直觉。高频设计里特征阻抗的作用体现在三个方面信号源端阻抗、走线阻抗、负载端阻抗。三者不一致反射就会发生反射系数为[ \Gamma \frac{Z_L - Z_0}{Z_L Z_0} ]终端阻抗和走线阻抗偏差越大反射系数越高信号波形上的过冲、下冲就越明显。设计目标就是把走线阻抗做得和源端、负载端尽量一致或者用串阻、端接电阻做匹配。4. 走线宽度与阻抗控制核心参数怎么定高频走线的宽度不是随便画的它直接决定特征阻抗进而影响反射、损耗和串扰。4.1 单端走线阻抗单端走线一般控制到 50Ω。在 1.6mm 板厚、FR4 板材的常规四层板叠层中走线到参考平面的介质厚度通常在 0.1mm~0.2mm 之间。要得到 50Ω 阻抗线宽大约在 5mil~12mil 之间。两层板没有完整的参考平面阻抗控制难度会大很多。这时可以走共面波导结构即走线两侧一定距离内铺地铜皮利用走线与两侧地铜之间的耦合来控制阻抗。热搜词里提到的“两层板共面阻抗”、“走线 25mil距离铜皮 10mil”对应的就是这种设计方式线宽 25mil、同层地铜距离 10mil通过共面波导结构在两层板上实现可控阻抗。这种配置的阻抗水平需要根据板材厚度和介电常数计算不能直接照抄。两层板做高速设计时要特别注意铜皮与走线之间的间距因为间距会同时影响阻抗和串扰。4.2 差分走线阻抗差分对由两条等长、等宽、间距固定的走线组成差分阻抗通常控制到 90Ω 或 100Ω。差分阻抗不仅取决于单条走线的宽度和介质厚度还取决于两条线之间的间距。间距越小耦合越强差分阻抗下降越明显。差分线设计口诀先定线宽、再定间距最后做等长补偿。如果先做了等长补偿再加宽间距阻抗就变了需要重新计算。4.3 阻抗控制经验值参考结构目标阻抗常见线宽范围FR41.6mm 四层板说明单端微带线50Ω5mil~10mil线宽越宽阻抗越低差分微带线100Ω4mil~6mil间距 8mil~12mil需要结合耦合计算差分带状线100Ω4mil~6mil上下都有参考平面耦合更稳定共面波导50Ω视叠层而定需仿真两层板常用线到地铜间距影响阻抗这些是经验范围不是所有板厂、所有板材都适用。正式设计时应当向板厂索取叠层结构表或者用 Polar 等工具计算出符合叠层的线宽。5. 层叠结构与回流路径高频走线的“地基”很多人画高频板只看走线本身忽略了参考平面。实际上参考平面才是高频走线能够正常工作的前提。5.1 微带线和带状线按走线所在层和参考平面的关系传输线分为两类微带线走线在外层参考平面在相邻内层。一侧是空气、一侧是介质阻抗对介质厚度和线宽敏感。带状线走线在内层上下两侧都有参考平面。电磁场被包裹在介质中串扰更小但损耗更大。内层走线因为两侧都有参考平面回流路径更稳定适合对 EMI 敏感的信号。外层走线容易受干扰但阻抗更容易实现布线也方便。5.2 回流路径的重要性高频信号在走线上传播时返回电流不是走完整的地线再绕回来而是在相邻参考平面上沿着走线的正下方回流。电流路径和信号路径形成一个环路环路面积决定了辐射和抗干扰能力。如果走线跨过参考平面的缝隙回流电流被迫绕行环路面积突然变大信号完整性和 EMI 性能都会恶化。因此高频走线要严格遵守一条规则参考平面必须连续不能在走线下方开槽、分割地平面。热搜词中的“PCB 怎么提取板框”、“cadence 怎么提取板框”这类操作本质上就是在做板级设计前的准备工作。板框定义不准确层叠和铜皮划分都会出问题后续的阻抗和回流设计自然无从谈起。5.3 多层板层叠与阻抗层叠设计的目标是给每层走线一个明确、连续、距离可控的参考平面。四层板常见叠层Layer1: 顶层信号 微带线走线 Layer2: 完整地平面 GND Layer3: 电源平面 PWR Layer4: 底层信号 微带线走线这种叠层的核心思路是让信号层紧贴完整地平面保证回流路径最短。有的叠层会把电源平面放在第二层地平面放在第三层这时信号层和参考平面之间的介质厚度不同阻抗设计参数也要跟着调整。层叠厚度是阻抗计算的输入条件。1.6mm 板厚是常见规格但它并不等于信号层到参考平面的距离。PCB 制造时1.6mm 是整个板材厚度信号层到最近参考平面的距离取决于半固化片PP和芯板Core的厚度分配。所以做阻抗设计时不能只看总板厚要拿到叠层表中每一层的介质厚度。6. 差分走线与等长规则不只是好看差分走线在高速数字接口里非常常见USB、PCIe、LVDS、HDMI、MIPI 都用差分结构。差分信号是两条大小相等、极性相反的信号接收端比较两条线的差值来恢复数据。6.1 差分走线的优势抗共模干扰能力强外部噪声同时耦合到两条线上差值中噪声被抵消抗参考平面噪声回流电流不再依赖地平面两条线互为回流路径电磁辐射更小相邻回路电流方向相反磁场相互抵消。6.2 对内等长为什么重要差分信号要求两条线的传输时间尽量一致。如果两条线长度差太多信号到达接收端的时间不同差分波形会出现偏斜共模分量增大EMI 变差眼图也会劣化。热搜词中反复出现的“差分对内走线等长”指的就是这个要求同一差分对内部两条走线长度差要控制在很小范围内。常见规则是 5mil~10mil严格一点的接口要求 2mil~3mil。具体数值以接口芯片手册和协议规范为准没有统一答案。长度差可以通过蛇形线补偿。补偿时要保证蛇形线间距至少是线宽的 3 倍否则蛇形线之间的耦合会让补偿失去意义。6.3 差分对间距控制差分对之间的距离也要控制。如果两组差分线靠得太近组间串扰会增大。经验规则是“3W”差分对间距保持在线宽的 3 倍以上。更严格的设计还会对每组差分线做单独包地处理也就是两侧加地线铜皮但要保证包地铜皮和差分线之间有足够间距否则地铜会影响差分阻抗。7. 走线间距与串扰控制3W 法则到底怎么用串扰是相邻走线之间的电磁耦合耦合途径有两条互容耦合和互感耦合。互容耦合表现为一条走线上的电压变化在相邻走线上感应出电流互感耦合表现为一条走线上的电流变化在相邻走线上感应出电压。频率越高走线越长串扰越严重。7.1 3W 法则工程上最常用的经验法则是 3W 法则相邻走线中心距保持为该走线宽度的 3 倍以上。例如线宽 5mil中心距至少 15mil。3W 法则能保证两条走线之间的耦合系数降到较低水平但不能保证完全消除串扰。更严格的做法包括敏感信号两侧加地线隔离走线层和回流层之间用完整平面隔离高速信号尽量走内层带状线减少对外辐射避免长距离平行走线必要时交错布线。7.2 串扰与阻抗的冲突间距加大可以减小串扰但差分对、共面波导结构里间距加大又会改变阻抗。这是一个平衡问题。例如两层板共面波导结构走线和同层地铜的间距就是阻抗参数之一。热搜词里“走线 25mil距离铜皮 10mil”的设计如果改成 20mil 间距阻抗就会升高需要重新验算。处理冲突的方法是先算阻抗、再查串扰。用阻抗计算工具定线宽和间距然后对关键网络做串扰检查确认边缘耦合距离满足要求。EDA 工具里可以设置网络间距规则把时钟线、数据线、敏感模拟线单独分组分组内用更严格的间距。8. 过孔、焊盘与不连续点高频走线的薄弱环节高频走线最怕的不是走线本身而是走线上的结构突变。过孔、焊盘、换层、拐角都是阻抗不连续点。8.1 过孔的影响过孔包括焊盘、钻孔、反焊盘antipad和过孔 stub 四部分。过孔本身的寄生电容和寄生电感会改变走线的阻抗寄生电容使阻抗短暂下降寄生电感使阻抗短暂升高结果是在过孔位置出现阻抗跳变信号产生反射。频率越高过孔的影响越明显。25Gbps 以上信号通常需要背钻工艺去掉过孔 stub或者干脆使用盲埋孔设计。普通两层板/四层板设计尽量做到一个信号换层次数最少减少过孔数量。8.2 过孔换层与回流电流过孔换层时回流电流也要换参考平面。如果两个参考平面之间没有良好的连接比如顶层地平面一换到内层地平面回流电流只能走返回路径最差的地方环路面积变大。解决办法是在信号过孔旁边加一个地过孔让回流电流能从最近的路径换层。地过孔离信号过孔越近越好通常不超过 20mil~30mil。8.3 拐角处理高频信号走线尽量不要用 90 度拐角原因是直角处走线宽度突变阻抗变化同时拐角处电场集中辐射增强。工程上常见做法是 45 度角或圆弧角。45 度角不是必须要求但 90 度角应该避免。特别是微信公众号 bsky 的高速差分线、时钟线拐角要圆滑最好使用圆弧。8.4 焊盘和测试点焊盘本身比走线宽会带来容性负载。高速信号线连接 BGA、连接器等器件时焊盘处阻抗偏低可以在焊盘附近的走线上做窄线补偿但补偿范围有限复杂设计需要靠仿真确认。测试点、过孔残桩都是容性不连续点。大量测试点挂在高速线上会明显降低信号质量。做调试板可以保留量产板应该移除。9. 高频 PCB 设计规则检查清单把前面几节的内容整理成一份可以直接落到设计软件中的检查清单适合在布线完成后逐项核对。检查项规则建议检查方法单端阻抗匹配目标 50Ω偏差控制在 ±10%阻抗计算工具验证线宽差分阻抗匹配目标 90Ω/100Ω偏差 ±10%差分阻抗计算工具差分对内等长长度差 5mil 以内严格接口 2milEDA 等长检查蛇形补偿差分对组间间距中心距大于 3 倍线宽EDA 间距规则走线到地铜间距满足阻抗计算参数不随意拉近规则管理器参考平面连续性信号层下方不得有平面缝隙DRC 和视觉检查过孔数量高速信号换层次数尽量少手动核对网络过孔与回流过孔信号过孔旁 20mil 内加地过孔视觉检查走线拐角避免 90 度角使用 45 度或圆弧DRC 角度检查跨分割平面高速信号不跨电源/地平面分割线平面检查板材选型FR4 适用于中低速高速选低损耗板材根据信号速率判断制造工艺阻抗控制需板厂配合说明目标阻抗值板厂下单时备注以上规则不是越多越好而是要根据信号的速率和系统的 EMI 要求权衡。低速控制信号、电源走线、模拟小信号各自有各自的处理方式不要一刀切。10. 常见困惑与排查思路高频走线设计里新手最容易遇到的问题集中在以下几个方面。问题现象可能原因排查方式排查方向信号测试有振铃/过冲端接阻抗不匹配测量波形、计算反射系数检查串阻端接、走线阻抗差分信号眼图张不开对内不等长、阻抗偏差检查差分管脚长度差蛇形补偿、重算阻抗相邻信号之间互相干扰间距过近、无隔离地线检查对地间距拉开间距、加地线隔离高速信号辐射超标参考平面不连续、回流路径过长检查地平面分割补地过孔、避免跨分割两层板阻抗完全失控没有参考平面改用共面波导走线两侧铺地铜并计算距离不同批次板卡信号质量不同板材批次介电常数偏差对比板厂叠层参数选择稳定板材、与板厂确认参数上电后系统不稳定、死机走线过长、过孔过多检查拓扑和走线长度缩短走线、优化过孔