1. PCB设计的整体思路与流程拆解很多人第一次接触PCB设计脑子里想的都是把线连起来不就行了结果画完一打样板子要么不工作要么EMC测试过不了,要么量产时良率低得离谱。我自己刚入行那会儿也这么想过后来才明白PCB设计本质上是把一张原理图翻译成物理世界的三维结构而这个翻译过程里藏着电气、热、机械、工艺四重约束。你手里的每一根走线都是电阻、电感和天线的叠加体每一个过孔都是寄生电容和电感焊盘的尺寸还直接决定了产线能不能贴得上去。PCB设计要解决的问题很具体让信号干净地传输、让电源稳定地供给、让热量顺畅地导出、让板子能被机器顺利生产出来。它适合硬件工程师、嵌入式开发者、电子爱好者也适合那些做产品从0到1的创业团队。不管你是用Altium Designer、Cadence Allegro、PADS还是嘉立创EDA底层的逻辑是相通的。1.1 从需求到成品的六段式流程我一般把整个PCB设计拆成六个阶段每一步都有它的交付物和检查点缺一环后面都要返工。第一段是需求梳理。别急着打开软件先把板子的输入输出、供电方式、接口类型、机械尺寸、工作环境写清楚。比如电源输入是12V还是24V最大电流多少有没有高压部分板子要装在多大的壳子里连接器朝哪个方向。这些信息决定了后面器件选型和布局边界。第二段是原理图设计。原理图是整个项目的逻辑骨架网络标号、器件位号、封装属性都在这一步确定。很多人图省事画原理图时封装随便选到了PCB阶段才发现库里根本没有对应的封装。第三段是封装库准备。这是最容易被低估的环节。我见过太多项目卡在封装上尤其是异形连接器、BGA、大功率MOS的封装必须提前拿到数据手册核对焊盘尺寸、间距、散热焊盘位置。第四段是布局。布局决定了一块板70%的性能。电源、地、晶振、高速信号、模拟部分的位置一旦定下来后面布线就是在给定框架里做优化。第五段是布线。按优先级走线先高速后低速先模拟后数字先电源后信号先关键后一般。第六段是检查和输出。DRC、DFM、Gerber、钻孔文件、坐标文件、BOM一个都不能少。1.2 为什么先布局后布线是不可颠倒的顺序新手最常见的错误就是边布局边布线看到一个器件就顺手把线连了。这么做的代价是等你布到一半发现关键器件位置不对前面所有走线全废。布局的核心是功能分区。我通常这样划分电源区、模拟区、数字区、射频区、接口区、功率驱动区。每个区域内部器件尽量靠近区域之间留出隔离带。以一块典型的MCU控制板为例晶振必须紧贴MCU的时钟引脚走线越短越好下方最好铺地并禁止走其他信号电源的输入滤波电容要贴着稳压芯片的输入脚输出电容贴着输出脚ADC的参考电压去耦电容要紧贴参考引脚。注意布局阶段不要纠结走线是否好看先把所有器件的位置、方向、间距定下来尤其是连接器和结构件位置错了后面全白搭。布局时我会用网格对齐把器件按0.5mm或1mm网格摆放这样走线更规整也方便后续批量调整。机械定位孔、螺丝孔、板边间距这些结构要素要在布局一开始就放进去避免布完线发现板框放不下。2. 原理图到PCB的关键衔接细节原理图和PCB之间是一对一的映射关系网络表就是它们之间的桥梁。这一步出问题后面排查起来非常痛苦因为症状往往表现为某个网络没连上或者莫名多了一根线。2.1 封装库是整个项目的隐形地基我一直跟团队强调封装库要当成资产来管理。一个规范的封装库应该包含焊盘尺寸、丝印轮廓、装配层轮廓、3D模型、引脚编号、原点位置。焊盘尺寸不能凭感觉画要按IPC-7351标准来或者至少参考器件手册推荐的Land Pattern。举个具体的例子0402电阻的焊盘如果画得比标准大太多回流焊时容易立碑画得太小焊锡量不够虚焊。我一般会按手册推荐值两端各留一点点余量长度方向略长于焊端0.1mm左右。BGA封装更麻烦球间距0.5mm以下的焊盘直径和阻焊开窗都要精确计算否则连锡或开路。提示新建封装时把原点设在器件中心或第一脚全库统一规则这样布局时对齐、旋转都方便不会出现器件跳来跳去的情况。2.2 网络表与同步的常见坑从原理图更新到PCB也就是常说的导入网络表或同步。这一步报错通常有几类封装找不到、引脚编号不匹配、网络重名、器件位号重复。封装找不到说明原理图里指定的封装名在库里不存在或者库路径没加载。引脚编号不匹配一般是原理图符号的引脚号和实际封装引脚号对不上比如原理图用的是A1、A2封装却是1、2。网络重名多半是手工加了网络标号又和自动生成的冲突。器件位号重复则是复制粘贴原理图符号时忘了重新标注。我的习惯是同步之前先做一次原理图编译检查把所有Warning都看一遍。很多EDA工具会把单端网络未连接引脚标成警告这些往往就是隐患。同步之后立刻在PCB里用飞线视图检查一遍看有没有明显不合理的连接比如电源网络飞线跨越整个板子说明布局需要调整。3. 布局决定成败的70%行业里有句话叫布局定生死布线定好坏。布局做得好布线是水到渠成布局做不好布线阶段就是在填坑。3.1 分区与关键器件摆放布局的第一步是定锚点。锚点就是那些位置不能动的器件连接器、按键、指示灯、安装孔、大功率器件、散热器。把这些先放好剩下的器件围着它们排。第二步是按信号流向摆放。以电源板为例走线顺序是输入滤波、整流、功率开关、变压器、输出整流、输出滤波器件就应该按这个顺序一字排开让功率回路尽可能短。功率回路的面积越小EMI辐射越少这是反激式开关电源布局的第一原则。第三步是处理敏感器件。晶振、基准源、运放、ADC要远离功率器件和高速数字信号。我一般会在这些器件下方铺完整的地平面并在周围留出禁布线区。3.2 高低压隔离与大功率板的特殊处理做高压板或者带隔离的电源板爬电距离和电气间隙是硬指标。按照常规的安全规范不同电压等级之间要留足够的间距。经验值是市电220V部分火零之间、强弱电之间至少留6mm以上的间距具体要看产品认证要求和污染等级。高低压隔离的PCB处理有几个要点隔离带内不能有任何铜箔包括铺铜隔离带两侧的器件引脚要满足爬电距离如果需要加强绝缘还要开槽或者用隔离带。开槽的好处是彻底切断表面爬电路径但会削弱板的机械强度要权衡。大功率板还要考虑铜厚。1oz铜35um走大电流时温升明显我做大电流电源板一般用2oz甚至3oz铜或者在大电流路径上开窗加锡。开窗加锡是个便宜好用的办法在阻焊层开一条窗口过回流焊时自动上锡能显著降低电阻和温升。注意大功率MOS、整流管下方要做散热处理要么用大面积铜箔加过孔阵列导热到背面要么直接贴散热器。过孔阵列的孔径和间距要算好太密影响焊接太疏导热差。4. 布线规则与线宽电流计算布线不是把飞线连上就完事线宽、间距、走线角度、参考平面每一样都有讲究。4.1 线宽与电流的换算线宽和电流的关系本质上就是导线截面积和温升的关系。工程上常用的经验公式来自IPC-2221简化后的记忆方法是1oz铜厚、允许10℃温升外层走线每1mm线宽大约能过2A左右内层因为散热差要打折大约1.3到1.5A。我把常用的数据整理成一张表方便快速查用。线宽外层1oz铜大致载流10℃温升典型用途0.2mm约0.5A普通信号、小电流0.3mm约0.8A一般数字信号0.5mm约1.2A中等电流、电源支路1.0mm约2.3A主电源走线2.0mm约4.0A大电流路径3.0mm约5.5A功率主回路对于内层走线按上表数值乘以0.6到0.7。如果是2oz铜载流能力大约翻倍。实际设计中我一般会在计算结果上再留30%到50%的余量因为温升和环境温度、铜箔粗糙度都有关系。举个实际例子。一块12V输入、5A输出的电源板主电流路径走线要过5A。按10℃温升、1oz外层来算需要至少2.5mm线宽。但实际我可能走3mm或者用2oz铜走1.5mm再或者用大面积铺铜来承载。铺铜是更聪明的做法因为铜面积大散热好等效电阻低。4.2 布线顺序与规则技巧我的布线顺序是这样的先走电源和地再走高速差分对和时钟然后是模拟信号最后是普通数字信号。电源和地先走是因为它们决定了参考平面。走线时尽量让电源线和地线平行靠近形成最小的电流回路。多层板有完整地平面时信号线参考地平面走回流路径短EMI自然就好。差分对走线要等长、等距、同层。等长是为了保证时序等距是为了保证阻抗一致同层是为了避免层间差异导致阻抗突变。差分对之间的间距一般保持在线宽的1到2倍具体看阻抗要求。时钟线要短、要直、要远离其他信号。我一般时钟线单独走两侧包地包地过孔每隔一段打一个。如果时钟频率较高还要考虑是否走带状线还是微带线也就是走内层还是外层走内层EMI更好但加工成本略高。走线角度上尽量避免90度拐角用45度或圆弧过渡。倒不是因为90度拐角本身有多大的电气问题在低速下几乎没影响而是锐角在蚀刻工艺中容易残留也可能造成阻抗突变和尖端放电。高速信号尤其要注意。提示布线时打开DRC实时检查把间距规则、线宽规则、过孔规则都设好。规则设对了软件会自动帮你挡住大部分低级错误。5. 层叠、阻抗与过孔设计层叠结构决定了阻抗、EMI和成本是PCB设计里技术含量较高的部分。5.1 四层板与六层板的层叠安排两层板成本最低但没有完整地平面回流路径差EMI难控。四层板是目前性价比最高的选择典型层叠是顶层信号、内层地、内层电源、底层信号。这样的结构让顶层和底层的信号都能参考到完整平面回流路径短。六层板适合更复杂的设计常见层叠是顶层信号、内层地、内层信号、内层信号、内层电源、底层信号。也有用顶层信号、地、信号、电源、地、底层信号这种对称结构的。对称层叠很重要能避免板子压合后翘曲。层叠设计时要注意铜箔的对称性、介厚的一致性。板厚1.6mm是最常见的规格四层板的常见组合是顶层0.5oz铜、介质0.2mm、内层1oz铜、芯板0.5mm、内层1oz铜、介质0.2mm、底层0.5oz铜加起来接近1.6mm。5.2 过孔与回流路径过孔有三个关键参数孔径、焊盘直径、反焊盘直径。孔径决定钻孔和电镀焊盘决定连接强度反焊盘决定与平面层的绝缘间距。常见的0.3mm孔径配0.6mm焊盘是很多板厂的免费最小规格。过孔还有寄生参数。一个普通过孔大约有0.5nH的电感高速信号换层时如果旁边没有伴随的地过孔提供回流路径就会形成大的回路面积导致EMI和信号完整性变差。所以高速差分对换层时我一定会在旁边放回流地过孔差分对两个过孔之间也放地过孔。6. 主流EDA工具选型与实操要点工具没有绝对的好坏只有合不合适。选工具要看项目复杂度、团队协作方式、以及后续量产对接。6.1 AD、Allegro、PADS、嘉立创EDA的差异Altium Designer上手快界面友好原理图和PCB联动好适合中小型项目和快速迭代。它的规则系统比较直观但对超大规模设计支持一般。Cadence Allegro在高速、高密度设计里是主流约束管理器功能强大适合通信、服务器这类复杂板。缺点是学习曲线陡封装库和约束设置相对繁琐。PADS介于两者之间珠三角很多中小板厂和方案公司用它操作效率高快捷键丰富。嘉立创EDA是国产在线工具和打样服务打通画完直接下单适合创客和小批量项目。元件库丰富学习门槛低缺点是复杂设计的处理能力不如前几个。6.2 Gerber与文件格式转换设计完成后要输出Gerber文件交给板厂。Gerber是通用格式包含各层图形、钻孔文件、阻焊、丝印、钢网。输出时要注意单位英寸或毫米、格式常用RS-274X、以及各层的对应关系。不同工具之间转换比如Allegro转AD或者Gerber反推PCB都会丢失信息。Gerber转PCB只能拿到图形网络表、器件属性全没了只能当参考。所以跨工具协作时最好保留原始设计文件或者输出中间格式如ODB。注意给板厂的文件一定要打包完整包括Gerber、钻孔、叠层说明、阻抗要求、工艺备注。缺一样都可能导致做出来的板子和你预期不符。7. 常见问题与排查技巧实录这一部分是干货中的干货都是我实际踩坑总结出来的。7.1 常见报错与解决办法软件打开文件报错自动关闭、器件选不中、封装找不到这些问题很常见。我把典型问题整理成速查表。问题现象可能原因解决办法PADS打开PCB文件报错自动关闭文件损坏或版本不兼容用更高版本打开或从备份恢复检查是否有非法字符路径AD中器件无法选中器件被锁定、在非活动层检查Lock属性切换到正确层使用过滤器选择封装找不到库未加载或封装名不符重新加载库核对原理图封装名与库中名称网络未连接网络表未同步或有单端网络重新同步检查原理图中的悬空网络Gerber输出后缺层层未添加到输出配置检查输出层的勾选确认每层都有对应文件Allegro打开brd无产品选择弹窗授权或启动配置问题检查许可配置重新选择产品模块启动这些都是高频问题遇到时按表排查基本能解决。7.2 生产前DFM自检清单打样前我会做一遍DFM自检这份清单能让良率提升不少。最小线宽线距是否满足板厂工艺能力最小孔径和孔环是否达标焊盘间距是否够贴片和回流阻焊开窗是否比焊盘大合适余量丝印是否压焊盘字符是否清晰拼版是否合理工艺边和Mark点是否放置阻抗要求是否在叠层说明里写清楚提示Mark点和工艺边是量产必备尤其是贴片密度高的板子没有Mark点贴片机定位精度会下降。7.3 我踩过的几个经典坑第一个坑是晶振布局太远。早期我做过一块板晶振离MCU有2cm走线又长又绕结果时钟信号抖动严重系统时不时死机。后来把晶振挪到MCU旁边走线缩短到5mm以内问题立刻消失。第二个坑是电源回路面积太大。做开关电源时输入电容、开关管、变压器组成的功率回路面积过大EMI超标。把这三个器件紧凑排列回路面积缩小后辐射明显下降。第三个坑是过孔太小导致良率低。为了省空间用0.2mm孔径结果板厂反馈钻孔断刀良率低。改用0.3mm孔径后成本和良率都正常了。第四个坑是丝印压焊盘。丝印压在焊盘上回流焊时油墨影响焊接导致虚焊。后来养成了丝印避让焊盘的习惯。这些坑看起来都是小事但每一个都能让项目延期甚至失败。PCB设计就是这样细节决定结果。工具和流程都可以学真正拉开差距的是对这些细节的敏感度以及愿不愿意在打样前多花半小时检查。我现在的习惯是每次输出文件前把所有层打开看一遍尤其是丝印层和阻焊层这两层最容易出问题而软件又不会报警。另外把关键参数记在本子里比如常用板厂的工艺能力、常用层叠、常用线宽下次设计直接调用能省下大量重复劳动。