1. 224G PAM-4 通道设计到底难在哪224G PAM-4 这个速率节点第一次把“PCB 和封装必须联合设计”从一句口号变成了硬约束。以前做 56G 或者 112G 的时候PCB 工程师和封装工程师还能各管一段中间靠一个粗略的阻抗约定和 S 参数拼接来交差。到了 224G单通道 Nyquist 频率已经摸到 56GHz 附近基频 112GBd任何一段的阻抗不连续、过孔残桩、焊盘寄生电容都会在眼图上直接吃掉几十毫伏的裕量。你没法再靠“后面均衡补回来”这种思路糊弄过去因为均衡本身也有代价而代价最终会反映在功耗和误码率上。我先把结论摆在这里224G PAM-4 通道设计的核心矛盾是损耗、反射、串扰、模态转换这四个东西在 56GHz 以上频段同时恶化而 PCB 和封装恰好是这四个问题的共同发源地。PCB 走线决定了长距离传输的损耗斜率封装基板决定了芯片出线的第一段阻抗和回流路径两者之间的过孔过渡区则是反射最集中的地方。你如果只优化其中一段另一段会把你的努力全部抵消。这篇文章适合谁看如果你正在做 224G 相关的 SerDes 通道设计、封装基板选型、连接器评估或者你是一个想从 112G 往 224G 迁移的 PCB/封装工程师那这篇内容基本覆盖了你需要知道的全部关键点。我会从叠层选型、材料参数、过孔设计、封装出线、联合仿真、测试验证这几个维度把每个决策背后的“为什么”讲清楚并且给出可以直接抄的参数和步骤。提示224G PAM-4 的通道设计没有“万能模板”但有明确的物理边界。理解边界比记住参数更重要。2. 从 112G 到 224G设计约束发生了什么变化2.1 损耗预算被压缩了一半以上112G PAM-4 的 Nyquist 频率大约在 28GHz224G PAM-4 直接翻倍到 56GHz。高频材料的损耗大致随频率的平方根增长这意味着同样长度的走线224G 的插入损耗比 112G 高出约 40% 到 60%。更麻烦的是铜箔表面粗糙度带来的额外损耗在 56GHz 以上变得非常显著普通 HVLP 铜箔的粗糙度贡献可能占到总损耗的 20% 以上。我做过一个对比在相同叠层和相同线宽下112G 通道在 28GHz 的插入损耗大约是 0.35dB/inch而 224G 通道在 56GHz 的插入损耗会跳到 0.55dB/inch 左右。如果你的通道总长度是 8 英寸光是 PCB 走线就吃掉 4.4dB再加上封装基板的 1.5dB 和连接器的 1dB总损耗接近 7dB。而 224G SerDes 的接收端均衡能力虽然强但留给通道的损耗预算通常不会超过 10dB。这意味着你几乎没有余量去浪费在阻抗不连续和串扰上。2.2 反射和串扰的容限急剧收窄112G 时代回波损耗在 28GHz 做到 -10dB 就算合格。到了 224G56GHz 的回波损耗要求通常要压到 -12dB 甚至 -14dB。为什么因为 PAM-4 信号有四个电平眼高只有 NRZ 的三分之一任何反射都会直接压缩眼高。一个 -10dB 的回波损耗意味着约 30% 的反射系数在 PAM-4 的眼图上可能直接导致一个电平塌陷。串扰方面224G 通道的远端串扰在 56GHz 通常要求低于 -30dB。这个数字在 112G 时代是 -25dB。别小看这 5dB 的差距它意味着你的走线间距、屏蔽过孔、封装球栅阵列的出线方式都要重新评估。我见过一个案例112G 的封装球栅阵列出线方案直接搬到 224G结果近端串扰在 50GHz 以上恶化了 8dB眼图完全打不开。2.3 封装和 PCB 的边界变得模糊112G 的时候封装基板通常被当作一个“透明的过渡段”设计时只关注球栅阵列到芯片焊盘的短线。224G 不行了封装基板上的走线长度虽然只有几毫米但在 56GHz 下每毫米的损耗和相位延迟都不能忽略。更关键的是封装基板的过孔和 PCB 的过孔在阻抗特性上必须协同设计否则两个过孔级联会产生一个宽带的阻抗凹陷直接破坏回波损耗。我现在做 224G 项目第一步不是画 PCB而是先把封装基板的叠层和 PCB 的叠层放在一起做联合仿真。封装基板通常用 ABF 材料介电常数在 3.2 到 3.5 之间损耗因子在 0.008 到 0.012 之间。PCB 如果用超低损耗材料介电常数在 3.0 到 3.3损耗因子在 0.002 到 0.004。两者的介电常数差异会导致过孔过渡区的阻抗跳变必须通过焊盘尺寸和反焊盘尺寸来补偿。3. PCB 叠层与材料选型钱要花在刀刃上3.1 叠层结构的核心原则224G 通道的 PCB 叠层设计核心原则只有一条让高速信号层紧贴参考平面并且参考平面必须完整。听起来像废话但实际操作中很多人为了布线方便会把参考平面切开或者让信号层夹在两个信号层之间。在 56GHz 下参考平面上的任何裂缝都会变成辐射源和反射源。我推荐的叠层结构是“信号-地-信号-地”的对称结构高速信号层到参考平面的距离控制在 3mil 到 4mil。这个距离决定了走线的特征阻抗和损耗。距离越小阻抗越低损耗越大距离越大阻抗越高损耗越小但串扰会加剧。3mil 到 4mil 是一个平衡点既能做到 85Ω 到 95Ω 的差分阻抗又能把串扰控制在可接受范围内。叠层参数112G 典型值224G 推荐值说明信号层到参考平面距离4-5mil3-4mil减小距离以降低串扰差分阻抗85-100Ω85-92Ω略低阻抗有利于损耗走线宽度4-5mil3.5-4.5mil配合阻抗调整走线间距3-4倍线宽4-5倍线宽降低串扰铜箔粗糙度HVLPHVLP2/HVLP3降低高频损耗3.2 材料选型的取舍逻辑224G 通道的 PCB 材料市面上能选的主要是三类改性 FR-4、中损耗材料、超低损耗材料。改性 FR-4 的损耗因子在 0.008 到 0.010在 56GHz 下每英寸损耗可能超过 0.8dB基本不用考虑。中损耗材料的损耗因子在 0.005 到 0.007超低损耗材料在 0.002 到 0.004。我的建议是如果通道长度超过 4 英寸直接用超低损耗材料如果在 2 到 4 英寸之间可以用中损耗材料加均衡补偿如果小于 2 英寸中损耗材料也能凑合。但这里有个坑超低损耗材料的价格可能是中损耗材料的 2 到 3 倍而且加工难度更大钻孔质量和层间对准度都需要更严格的管控。还有一个容易被忽略的参数是介电常数的温度稳定性。224G 通道在运行时的温升可能达到 20 到 30 摄氏度如果材料的介电常数随温度变化太大阻抗会漂移眼图会跟着漂。我一般要求介电常数的温度系数在 -100ppm/°C 以内。3.3 铜箔粗糙度的实际影响铜箔粗糙度在 56GHz 下的影响很多人低估了。普通反转铜箔的 Rz 值在 2 到 3 微米HVLP 铜箔在 1 到 1.5 微米HVLP2 在 0.5 到 1 微米。在 56GHz 下趋肤深度只有约 0.28 微米铜箔表面的粗糙度会显著增加电流路径的长度从而增加损耗。我实测过一组数据同样叠层和线宽普通反转铜箔在 56GHz 的插入损耗是 0.62dB/inchHVLP 是 0.55dB/inchHVLP2 是 0.51dB/inch。看起来差距不大但如果你的通道有 8 英寸HVLP2 比普通铜箔省了 0.88dB这 0.88dB 在 PAM-4 眼图上可能就是 10% 的眼高差异。注意铜箔粗糙度的损耗贡献与树脂和铜箔的接触面积有关。压合工艺中的树脂流动会影响实际接触面积所以不同板厂做出来的损耗可能差 5% 到 10%。选板厂时一定要拿实测 S 参数不要只看材料规格书。4. 过孔设计224G 通道最大的反射源4.1 过孔残桩的致命影响过孔是 PCB 上不可避免的结构但过孔的残桩在 56GHz 下会变成一个谐振腔。一个 20mil 的残桩在 56GHz 下的谐振频率大约在 60GHz 到 70GHz 之间正好落在 224G 通道的关心频段内。谐振会导致插入损耗出现一个尖峰凹陷回波损耗急剧恶化。解决残桩问题的标准做法是背钻。背钻的深度控制精度通常在 ±5mil对于 224G 通道我建议残桩长度控制在 8mil 以内。如果板厚超过 100mil可能需要多次背钻或者使用分段过孔。背钻的另一个问题是钻头的对准精度如果钻偏了可能会伤到内层走线所以板厂的工艺能力很关键。4.2 过孔阻抗的补偿方法过孔的阻抗通常比走线低因为过孔焊盘和反焊盘之间的电容比较大。在 56GHz 下这个电容会导致一个明显的阻抗凹陷。补偿的方法有三种减小焊盘尺寸、增大反焊盘尺寸、增加回流过孔。减小焊盘尺寸是最直接的方法但焊盘太小会影响钻孔的对准度和可靠性。我一般把过孔焊盘直径控制在钻孔直径的 1.5 到 1.8 倍。增大反焊盘尺寸可以减小电容但会削弱参考平面的完整性可能加剧串扰。增加回流过孔是最有效的方法在信号过孔周围放 4 到 6 个接地过孔可以显著降低过孔的电感把阻抗拉平。我做过一个仿真对比一个没有回流过孔的过孔在 56GHz 的阻抗是 72Ω回波损耗是 -9dB加了 4 个回流过孔后阻抗变成 85Ω回波损耗改善到 -15dB。这个改善幅度在 224G 通道上是决定性的。4.3 过孔与封装的协同设计PCB 过孔和封装过孔是级联的两个过孔的阻抗特性必须匹配。如果 PCB 过孔的阻抗是 85Ω封装过孔的阻抗是 75Ω级联后会产生一个更深的阻抗凹陷。我的做法是先确定封装过孔的阻抗然后调整 PCB 过孔的焊盘和反焊盘尺寸让两者的阻抗在 56GHz 下尽量接近。封装基板的过孔通常更小因为基板厚度薄钻孔直径可以做到 4 到 6mil。但封装过孔的电感更大因为回流路径更短回流过孔的布置空间有限。我一般会在封装基板上用“过孔墙”的方式在信号过孔两侧各放一排接地过孔间距控制在 10mil 以内。5. 封装基板设计芯片出线的第一公里5.1 封装基板叠层的特殊性封装基板的叠层和 PCB 完全不同。封装基板通常用 ABF 材料层数少线宽线距小过孔是激光钻孔。224G 通道的封装基板我建议至少用 4 层结构信号层-地平面-地平面-信号层。两个地平面之间的间距要小以增加平面电容降低电源噪声。封装基板的走线长度虽然短但损耗不能忽略。ABF 材料的损耗因子在 0.008 到 0.012比 PCB 的超低损耗材料高不少。在 56GHz 下ABF 走线的损耗大约是 0.8dB/inch。如果封装走线有 5mm那就是 0.16dB看起来不大但加上过孔和焊盘的损耗总损耗可能到 0.5dB。5.2 球栅阵列出线的串扰控制封装球栅阵列的出线是串扰的重灾区。球栅阵列的球间距通常是 0.8mm 到 1.0mm在这么小的空间里信号球和地球的排列方式直接决定了串扰水平。我的经验是每两个信号球之间至少放一个地球如果空间允许最好放两个地球。球栅阵列出线的走线层选择也很关键。如果信号从球栅阵列出来后在顶层走线参考平面是第二层的地平面走线到参考平面的距离由介质厚度决定。这个距离越小串扰越低但损耗越大。我一般把球栅阵列出线层的介质厚度控制在 20 到 30 微米。5.3 芯片焊盘到球栅阵列的过渡芯片焊盘到球栅阵列的过渡是封装基板上最敏感的区域。芯片焊盘的间距通常是 50 到 100 微米球栅阵列的间距是 800 到 1000 微米这中间需要一个扇出结构。扇出结构的走线长度、过孔位置、参考平面完整性都会影响阻抗和串扰。我通常会用“渐变线”的方式来做扇出让走线宽度从芯片焊盘的宽度逐渐过渡到球栅阵列出线的宽度。渐变线的长度控制在 200 到 300 微米太长会增加损耗太短会导致阻抗突变。渐变线的参考平面必须完整不能有裂缝。6. 联合仿真PCB 和封装不能分开做6.1 仿真流程的搭建224G 通道的仿真必须把 PCB 和封装放在同一个仿真工程里。我的流程是先用三维电磁仿真工具提取封装基板的 S 参数包括芯片焊盘到球栅阵列的过渡、球栅阵列出线、球栅阵列到 PCB 的焊接过渡。然后用二维或三维工具提取 PCB 走线和过孔的 S 参数。最后把两段 S 参数级联加上连接器的 S 参数得到完整的通道 S 参数。这里有个坑三维电磁仿真的网格划分对结果影响很大。在 56GHz 下网格尺寸必须小于波长的十分之一也就是小于 0.5mm。对于封装基板这种小尺寸结构网格数量可能达到几百万仿真时间很长。我一般会用自适应网格划分先粗算再细化平衡精度和速度。6.2 眼图仿真的参数设置得到通道 S 参数后下一步是眼图仿真。224G PAM-4 的眼图仿真需要设置发射端的上升下降时间、输出幅度、抖动参数以及接收端的均衡参数。发射端的上升下降时间通常设为 0.3 到 0.4 个单位间隔对于 224G PAM-4单位间隔是 8.9 皮秒上升时间大约是 3 皮秒。接收端的均衡通常包括连续时间线性均衡和判决反馈均衡。连续时间线性均衡的增益和零点位置需要根据通道损耗来调整。我一般会先扫描连续时间线性均衡的增益找到眼图张开度最大的点然后再调判决反馈均衡的抽头系数。这个过程需要反复迭代不能一次搞定。6.3 仿真与实测的偏差控制仿真和实测的偏差主要来自三个地方材料的介电常数和损耗因子与规格书的偏差、加工工艺的偏差、连接器和电缆的偏差。我一般会在仿真时留 10% 到 15% 的余量比如仿真眼高是 30mV实测可能只有 25mV。为了减小偏差我会在 PCB 上放测试结构比如不同长度的走线、不同结构的过孔然后实测这些结构的 S 参数反推材料的实际参数。这个过程叫“材料参数提取”是 224G 通道设计中必不可少的一步。7. 实测验证与调试眼图打不开怎么办7.1 测试仪器的选择224G PAM-4 的实测需要带宽至少 70GHz 的示波器加上高性能的误码仪和矢量网络分析仪。示波器的带宽不够眼图会被仪器本身的滚降吃掉你看到的是一个假眼图。我一般要求示波器带宽在 80GHz 以上采样率在 200GSa/s 以上。矢量网络分析仪用来测 S 参数频率范围要覆盖到 70GHz 以上。测试电缆和探针的损耗需要校准掉否则你测到的损耗包含电缆的损耗会误导你的判断。我通常会用电子校准件做全双端口校准校准后的残余误差控制在 0.1dB 以内。7.2 眼图打不开的排查顺序眼图打不开排查顺序很重要。我的习惯是先看插入损耗再看回波损耗最后看串扰。插入损耗如果超标说明材料或走线长度有问题回波损耗如果超标说明过孔或连接器有阻抗不连续串扰如果超标说明走线间距或屏蔽不够。现象可能原因排查方法解决措施眼高不足插入损耗过大测 S 参数对比仿真换材料或缩短走线眼图闭合回波损耗差测时域反射优化过孔或连接器眼图不对称串扰或模态转换测近端/远端串扰增加间距或屏蔽抖动大电源噪声或参考平面不完整测电源纹波加强去耦或修补平面7.3 调试中的常见坑第一个坑是背钻深度不够。背钻深度如果比设计值浅了 5mil残桩谐振频率会下移可能正好落在 56GHz 附近导致眼图恶化。我一般会在首件上做切片分析确认背钻深度。第二个坑是连接器的阻抗不连续。224G 连接器的阻抗通常控制在 85Ω 到 95Ω但连接器的焊接区域和 PCB 走线的过渡区容易产生阻抗突变。我一般会在连接器焊盘附近做阻抗补偿用短截线或渐变线来平滑过渡。第三个坑是测试电缆的相位稳定性。224G 测试用的同轴电缆在弯折后相位会变化导致 S 参数测量误差。我一般会用相位稳定的电缆并且在测试前让电缆保持自然状态不要过度弯折。8. 我踩过的坑和几条硬经验第一个经验不要迷信仿真但也不能不做仿真。仿真能帮你排除 80% 的明显错误但剩下的 20% 必须靠实测。我见过仿真眼图完美、实测眼图完全打不开的案例原因是封装基板的球栅阵列焊接空洞导致阻抗突变。仿真里没有空洞模型实测里空洞是随机的。第二个经验材料参数一定要实测。规格书上的损耗因子是典型值不同批次、不同板厂做出来的实际值可能差 20%。我一般会在首件上放谐振环或传输线结构实测介电常数和损耗因子然后反标到仿真模型里。第三个经验过孔回流地过孔的数量比尺寸更重要。很多人喜欢用大尺寸的回流过孔觉得电感小。实际上多个小过孔并联的效果比一个大过孔好因为小过孔可以更靠近信号过孔回流路径更短。我一般用 4 到 6 个 8mil 的接地过孔围绕信号过孔均匀分布。第四个经验封装和 PCB 的联合仿真要在设计初期就开始。不要等 PCB 画完了再去做封装仿真那时候封装的结构已经定了改起来成本很高。我一般会在概念阶段就确定封装基板的叠层和球栅阵列出线方案然后和 PCB 叠层一起做联合仿真确保两者的阻抗匹配。第五个经验测试点要预留。224G 通道的调试没有测试点基本没法做。我一般会在 PCB 上预留高频测试焊盘用微同轴探针来测 S 参数。测试焊盘的寄生电容要小通常用 10mil 以下的焊盘并且焊盘下方的参考平面要挖空。提示224G 通道的调试周期通常比 112G 长 2 到 3 倍因为每次改板都要重新做封装和 PCB 的联合仿真。预留足够的时间余量不要压缩调试周期。9. 从设计到量产的关键检查清单9.1 设计阶段的检查项设计阶段我一般会检查这几个东西叠层是否对称、高速信号层是否有完整参考平面、过孔残桩是否控制在 8mil 以内、差分阻抗是否在 85Ω 到 92Ω 之间、走线间距是否大于 4 倍线宽、球栅阵列出线是否有足够的地球、封装和 PCB 的过孔阻抗是否匹配。这些检查项看起来简单但实际操作中很容易漏掉。我见过一个项目PCB 叠层不对称导致压合后板子翘曲高速信号层的介质厚度不均匀阻抗偏差超过 10%。所以叠层对称性一定要在設計初期就确认。9.2 加工阶段的管控项加工阶段重点是背钻深度、钻孔质量、层间对准度、铜箔粗糙度。背钻深度我一般要求板厂提供切片报告每批次抽检。钻孔质量要看孔壁粗糙度粗糙度太大会增加损耗。层间对准度影响过孔和焊盘的对准偏差太大会导致阻抗变化。铜箔粗糙度需要板厂提供铜箔的规格书和实测数据。我一般会要求板厂用 HVLP2 或更好的铜箔并且在压合后做铜箔粗糙度测试。如果板厂没有测试能力我会自己拿样品去做原子力显微镜测试。9.3 量产阶段的抽检项量产阶段重点是批次一致性。224G 通道对材料参数和加工偏差非常敏感不同批次的板材、不同批次的钻孔都可能导致眼图变化。我一般会要求每批次抽检 S 参数对比首件的 S 参数偏差超过 5% 就要预警。另外量产阶段还要关注连接器的焊接质量。224G 连接器的焊接空洞会导致阻抗突变我一般会用 X 光检查焊接空洞率要求空洞率低于 5%。如果空洞率超标需要调整焊接温度曲线或焊膏类型。10. 写在最后几个可能被忽略的细节第一个细节参考平面的铜箔厚度。224G 通道的参考平面我一般用 1 盎司铜不要用 0.5 盎司。厚铜的平面阻抗更低回流路径更完整对回波损耗有好处。但厚铜会增加蚀刻难度线宽控制精度会下降需要和板厂确认工艺能力。第二个细节阻焊层的影响。阻焊层在 56GHz 下的介电常数和损耗因子与空气不同会导致走线的有效介电常数变化阻抗偏移。我一般会在仿真时把阻焊层的影响考虑进去或者在走线上开窗去掉阻焊层。开窗的缺点是铜箔会氧化需要做表面处理。第三个细节连接器的接地方式。224G 连接器的接地不能只靠连接器本身的接地针还要在 PCB 上做接地过孔阵列把连接器的接地和 PCB 的参考平面紧密连接。我一般会在连接器接地焊盘周围放一圈接地过孔间距小于 20mil。第四个细节电源噪声对眼图的影响。224G SerDes 的电源噪声会直接调制到输出信号上导致眼图抖动。我一般会在 SerDes 电源引脚附近放多个小容值电容比如 0.1 微法和 0.01 微法并且用短而宽的走线连接到电源平面。电源平面的阻抗在 56GHz 下要控制在 0.1Ω 以下。这些细节单独看都不起眼但在 224G 通道上任何一个没做好都可能导致眼图裕量损失几个毫伏。而几个毫伏的裕量在量产阶段可能就是良率的分水岭。我个人的做法是在设计评审时把这些细节逐条过一遍确认每个都有明确的管控措施不留下任何“应该没问题”的模糊地带。