EMC 预测试这件事很多硬件工程师都是在项目后期才第一次认真对待——产品送去实验室辐射发射曲线在某个频点突然翘起来整改周期被压缩到一两周改板、换料、加屏蔽成本翻倍不说还未必能一次过。我做过几个消费类和工业类项目最深的体会是EMI 问题的根因八成在 Layout 阶段就已经埋下了。预测试的价值不在于测出问题而在于用最小的代价提前暴露问题然后顺着超标频点反推源头把整改动作前置到 PCB 设计里。这篇内容适合谁看如果你正在做带开关电源、高速数字接口或者 RJ45 网口的硬件设计被 EMC 测试报告里的超标频点折磨过或者想搞清楚为什么实验室测出来超标但我板子上明明加了滤波电路——那这篇就是写给你的。我会从预测试的频点判读讲起拆解 EMI 滤波电路和 RJ45 防护电路的设计逻辑再落到 Layout 阶段的具体约束最后给一套可复现的整改排查链路。全程按我实际项目的思路走不堆理论讲能落地的部分。1. 预测试到底在测什么从超标频点读出源头信息1.1 预测试和正式认证测试的区别很多人把预测试当成正式测试的简化版这个理解会误导整改方向。正式认证测试是在标准场地、标准布置、标准负载下做的合规判定结果只有过或不过而预测试的核心目的是定位——用相对宽松的场地条件比如半电波暗室的替代场地、近场探头扫描快速拿到频谱特征判断干扰是差模还是共模、是窄带还是宽带、来自哪个功能模块。我通常把预测试分成两类做法。一类是传导发射预测试用 LISN线路阻抗稳定网络在电源端口测 150kHz 到 30MHz 的干扰电压这个频段主要反映开关电源的开关频率及其谐波、以及电源回路的共模电流。另一类是辐射发射预测试用近场探头贴着板子扫或者在天线端测 30MHz 到 1GHz 的场强这个频段能暴露高速信号的回流路径问题、时钟谐波、以及线缆的共模辐射。预测试的场地不需要完全达标但布置的一致性必须保证。我踩过的坑是第一次预测试把线缆随便盘在桌上第二次换了个走线方式两次频谱差异巨大根本没法对比。后来固定了一套布置模板——线缆长度、离地高度、负载状态、探头位置全部记录在案每次复测严格复现这样频谱的变化才能归因到设计改动上。1.2 超标频点的三种典型形态与对应源头拿到一张频谱图先别急着看哪个点最高先看形态。我总结了三类最常见的超标形态每一类对应的源头方向完全不同。第一类是窄带单点超标频谱上是一根很尖的峰。这种几乎可以锁定是某个周期性信号的基频或低次谐波比如晶振、时钟芯片、开关电源的开关频率。判断方法很简单把频点除以候选频率看是不是整数倍。我遇到过一个 24MHz 晶振的项目在 72MHz、120MHz、168MHz 连续超标一除就出来了是晶振的三次、五次、七次谐波。第二类是宽带包络超标频谱上是一片鼓起来的包没有明显尖峰。这种通常是高速数据的频谱能量比如 USB、HDMI、以太网的差分信号或者开关电源的振铃。宽带干扰的整改思路和窄带完全不同——窄带可以针对单一频率做滤波宽带往往要从回流路径和参考平面完整性入手。第三类是梳状谐波群等间距排列的一串峰。这是开关电源的典型特征间距就是开关频率。如果间距是 65kHz那基本就是某个开关电源芯片的工作频率。梳状群的整体包络高低反映的是开关回路的 di/dt 和 dv/dt 控制得好不好。提示预测试阶段一定要把频谱图连同当时的布置照片、负载状态、探头位置一起存档。整改阶段回头看这些信息比频谱本身还值钱。1.3 用近场探头做频点溯源的具体操作近场探头是我做预测试最依赖的工具。它不需要暗室在普通实验台上就能用配合频谱仪可以快速定位干扰源的位置。具体操作分三步。第一步粗扫定位。把近场探头通常用磁场探头因为大多数 EMI 问题是电流环路引起的在板子上方缓慢移动观察频谱仪上目标频点的幅度变化。幅度明显升高的区域就是干扰源或强辐射区域。这一步不要追求精确先把范围缩小到某个芯片或某段走线附近。第二步精确定位。换用更小的探头贴近可疑区域逐点测量。我一般会重点扫几个位置开关电源的输入回路、开关节点SW 引脚、续流二极管或同步整流管、晶振周围、连接器引脚。这些位置是 di/dt 和 dv/dt 最剧烈的地方。第三步验证假设。找到可疑源头后用临时手段验证——比如在开关节点上临时贴一小片铜箔并接地看频点幅度是否下降或者把某个滤波电容临时换成更大容值看频谱变化。如果改动后目标频点明显下降源头判断就基本成立。这套方法我在一个带 RJ45 网口的项目上用过。当时 125MHz 附近有一片宽带超标一开始怀疑是 PHY 芯片的时钟后来用近场探头扫发现最强辐射在网口变压器和 RJ45 连接器之间的走线上。顺着这条线查发现差分对的共模扼流圈选型不对共模阻抗在 125MHz 已经掉下来了换了一颗高频特性更好的共模电感频点直接压下去 6dB。2. EMI 滤波电路为什么加了滤波还是超标2.1 滤波电路的插入损耗和实际效果差距几乎每个硬件工程师都知道要加 EMI 滤波电路但加了和有效是两回事。滤波器的核心指标是插入损耗理论上一个 LC 低通滤波器在截止频率之后每十倍频程衰减 40dB。但实际板子上插入损耗往往远低于理论值原因通常有三个。第一个原因是滤波器本身的寄生参数。电容有等效串联电感ESL电感有等效并联电容EPC。一个标称 100nF 的电容在几十 MHz 以上可能已经变成感性了滤波效果急剧下降。我见过最典型的错误是用 0805 封装的电容做高频滤波ESL 比 0402 封装大不少在 100MHz 以上基本失效。第二个原因是滤波器的输入输出耦合。如果滤波器的输入端和输出端在 PCB 上靠得太近干扰会通过空间耦合或共阻抗耦合绕过滤波器。这就是为什么滤波电路要尽量靠近连接器并且输入输出要物理隔离。第三个原因是接地质量。滤波电容的接地引脚如果走线太长接地阻抗会吃掉滤波效果。我习惯把滤波电容的接地端直接打到最近的地平面用过孔阵列连接而不是拉一根细线到远处的接地点。2.2 共模和差模滤波的区分设计EMI 干扰分共模和差模滤波电路也要分开设计。差模干扰在电源线和回线之间流动用 X 电容跨接在火线和零线之间滤除共模干扰在电源线和地之间流动用 Y 电容跨接在电源线和地之间滤除配合共模电感使用。实际设计中很多人只加了 X 电容忽略了 Y 电容结果共模干扰照样超标。判断方法是用电流探头分别测火线和零线上的干扰电流如果两个电流方向相同就是共模方向相反就是差模。共模电感的选择有个容易忽略的点共模阻抗的频响特性。很多共模电感在低频段阻抗很高但到了几十 MHz 就开始下降。如果你的超标频点在 100MHz 以上就要选高频特性好的共模电感比如用高磁导率、低寄生电容的磁芯。我在一个项目上换过三种共模电感最后选了一款在 100MHz 仍有 1kΩ 以上共模阻抗的型号超标频点才压下去。2.3 滤波电路布局的三个硬约束滤波电路的布局直接决定效果我总结了三个硬约束每次 Layout 都会检查。约束一滤波器必须紧贴连接器。干扰从连接器进入板子第一站就要被滤掉。如果滤波器离连接器很远干扰在到达滤波器之前就已经耦合到其他走线上了。我一般要求滤波电路距离连接器不超过 10mm理想情况是 5mm 以内。约束二滤波前后的区域要隔离。滤波器的输入端干扰侧和输出端干净侧之间不能有直接的铜皮连接地平面也要分割。我通常会在滤波器下方把地平面开槽让干扰侧和干净侧的地通过单点连接避免干扰通过地平面耦合过去。约束三滤波电容的回路要短。电容的滤波效果取决于它和干扰源之间的回路面积。回路面积越小寄生电感越小高频滤波效果越好。所以电容要尽量靠近被滤波的引脚接地端用过孔直接打到地平面不要走长线。注意滤波电路不是万能的。如果干扰源本身的 di/dt 或 dv/dt 太大再好的滤波器也只能压几个 dB。真正的解法是从源头降低干扰滤波只是最后一道防线。3. RJ45 网口的 EMC 防护从变压器到连接器的完整链路3.1 RJ45 防护电路的分层结构RJ45 网口的 EMC 防护是一个分层结构从 PHY 芯片到连接器每一层都有明确的分工。我把它分成四层PHY 侧端接、变压器隔离、共模抑制、连接器侧防护。PHY 侧端接主要是匹配差分阻抗减少信号反射。变压器隔离提供电气隔离同时阻挡部分共模干扰。共模抑制是核心用共模扼流圈把差分对上的共模电流抑制掉。连接器侧防护包括 Bob Smith 端接电路和 TVS 管用于泄放共模能量和保护芯片。很多设计出问题是因为只做了其中一两层。比如只加了变压器没加共模扼流圈共模干扰直接辐射到网线上或者加了共模扼流圈但 Bob Smith 电路的端接电阻选得不对共模能量没有合适的泄放路径。3.2 Bob Smith 端接电路的参数计算Bob Smith 端接是 RJ45 防护的经典电路结构是每个差分对通过一个电阻连接到一个公共点公共点再通过一个电容接地。这个电路的作用是给共模电流提供一个低阻抗泄放路径同时不影响差分信号。电阻的取值通常是 75Ω这个值不是随便定的。它要匹配网线的共模阻抗约 75Ω让共模能量被吸收而不是反射。电容的取值一般在 1000pF 到 0.1μF 之间要根据目标频段选择。如果超标频点在 100MHz 以上电容要选小一点避免寄生电感影响如果超标频点在几十 MHz可以选大一点。我踩过的坑是电容选了 0.1μF 的 0805 封装结果在 200MHz 以上基本失效因为封装寄生电感太大了。后来换成 1000pF 的 0402 封装高频效果明显改善。这个细节在很多参考设计里不会写但实际调试时很关键。3.3 变压器和共模扼流圈的选型要点变压器和共模扼流圈是 RJ45 防护的核心器件选型时要看几个关键参数。变压器要看共模抑制比和隔离耐压。共模抑制比越高变压器对共模干扰的阻挡能力越强。隔离耐压要满足安规要求通常 1500V 以上。另外要注意变压器的寄生电容寄生电容太大会让共模干扰通过电容耦合到次级绕过隔离。共模扼流圈要看共模阻抗的频响曲线。理想情况下共模阻抗在目标频段内应该尽可能高而差模阻抗尽可能低不影响差分信号。我一般会要求供应商提供阻抗-频率曲线重点看超标频点处的共模阻抗值。如果曲线在超标频点已经下降就要换型号。还有一个容易忽略的点共模扼流圈的位置。它应该放在变压器和连接器之间靠近连接器一侧。这样共模电流在到达连接器之前就被抑制掉不会辐射到网线上。4. Layout 阶段的 EMI 预防把整改动作前置4.1 回流路径EMI 问题的第一性原理如果只能记住一条 Layout 原则那就是电流总是走阻抗最低的路径而不是你设计的路径。EMI 问题的本质往往是高频电流的回流路径没有按预期走形成了一个大环路这个大环路就是天线。高速信号的返回电流在低频时走电阻最低的路径通常是直线在高频时走电感最低的路径紧贴信号线下方。所以关键是保证信号线下方有完整的地平面。如果地平面被分割、开槽返回电流被迫绕路环路面积增大辐射就上去了。我在一个项目上遇到过典型的回流路径问题一块四层板信号层和地平面之间隔了一层电源平面电源平面被分割成多个区域导致高速信号的回流路径断裂。结果 100MHz 以上辐射超标严重。后来把电源平面和地平面互换保证信号层紧邻完整地平面辐射直接降了 10dB 以上。4.2 关键器件的布局约束Layout 阶段有几个关键器件的布局必须严格控制我列了一个检查清单。开关电源输入电容要紧贴芯片的 VIN 和 GND 引脚回路面积最小化。开关节点SW的铜皮面积要小避免成为辐射天线。电感要远离敏感信号线特别是晶振和模拟信号。晶振晶振要尽量靠近芯片走线短而直。晶振下方要挖空或铺地但不要走其他信号线。晶振外壳要接地减少辐射。连接器连接器要放在板边滤波电路紧贴连接器。连接器下方的地平面要完整不要开槽。差分对要走等长、等距阻抗匹配。高速差分对差分对要走内层两侧包地地过孔要密集。差分对的参考平面要完整不要跨分割。如果必须换层要在换层处加回流过孔。4.3 地平面分割的取舍地平面分割是个有争议的话题。我的经验是能不分就不分除非有明确的隔离需求比如模拟地和数字地、高压地和低压地。地平面分割带来的问题是回流路径断裂高频电流绕路辐射增加。如果确实需要分割要保证分割后的地平面通过单点连接并且连接点要靠近信号跨分割的位置。另外跨分割的信号线下方要加 stitching 电容给高频回流提供通路。我见过一个项目数字地和模拟地分得很干净但 ADC 的差分输入线跨了分割结果采样噪声很大EMC 也超标。后来在跨分割处加了几个 0.1μF 的 stitching 电容问题才解决。所以分割不是目的隔离才是要清楚分割后回流怎么走。5. 从超标频点反推源头的完整排查链路5.1 第一步确认超标频点的准确频率和形态拿到 EMC 测试报告第一件事是把超标频点的准确频率记下来然后看它的形态。是单点窄带、宽带包络还是梳状谐波群这一步决定了后续排查方向。如果是窄带单点先做频率除法看是不是某个时钟或开关频率的整数倍。如果是宽带包络重点查高速差分对和开关电源的振铃。如果是梳状群直接锁定开关电源。我一般会做一个表格把超标频点、可能的源头频率、倍数关系列出来逐一排除。这个表格在整改阶段非常有用可以避免盲目换料。5.2 第二步用近场探头缩小范围确认频点形态后用近场探头在板子上扫描找到该频点辐射最强的区域。这一步的关键是系统性地扫不要跳着扫。我通常按功能模块分区扫电源区、时钟区、接口区、连接器区每个区域记录最强点的位置和幅度。扫描时要注意探头方向。磁场探头有方向性旋转探头看幅度变化找到最大辐射方向。另外探头要尽量贴近板子但不要接触避免短路。5.3 第三步临时验证和根因确认找到可疑区域后用临时手段验证。常见的方法有在可疑走线上贴铜箔并接地、临时更换滤波电容、断开某个功能模块的供电、用导电胶带屏蔽某个区域。每次只改一个变量观察频谱变化。如果改动后目标频点明显下降根因就基本确认了。如果改动后没变化说明判断错了回到第二步重新扫。这个过程可能需要反复几次但比盲目换料高效得多。5.4 第四步制定整改方案并验证根因确认后制定整改方案。整改方案要分优先级首选 Layout 改动如果还能改板次选器件更换最后才是加屏蔽或吸收材料。Layout 改动成本最低、效果最持久但受限于项目进度器件更换次之加屏蔽和吸收材料是补救措施成本高且可能影响散热和装配。整改后要复测验证并且要做批量一致性验证。我见过整改后单板测试通过但批量生产时因为器件公差、装配差异又出现超标的情况。所以整改方案要留足够的余量一般要求整改后频点比限值低 6dB 以上。6. 几个容易踩的坑和我的实操心得6.1 滤波电容不是越大越好新手容易犯的错误是超标了就把滤波电容往大了换。但电容越大等效串联电感往往也越大高频滤波效果反而下降。正确的做法是根据超标频点选择电容值并且优先选小封装、低 ESL 的型号。我通常会用多个不同容值的电容并联覆盖不同频段。6.2 屏蔽不是万能药加屏蔽罩能压辐射但屏蔽罩本身如果接地不好可能变成天线让辐射更严重。屏蔽罩要保证低阻抗接地接地点要密集并且屏蔽罩的缝隙要小于目标波长的二十分之一。另外屏蔽罩会增加成本和装配难度能不用就不用。6.3 预测试要趁早预测试最好的时机是第一版样板回来之后、正式测试之前。这时候改板成本还低Layout 问题还能修正。如果等到正式测试才发现问题整改周期被压缩往往只能做妥协方案。我在现在的项目里会把预测试排进样机调试计划和功能调试同步进行。6.4 记录比记忆可靠EMC 整改涉及大量变量靠脑子记一定会乱。我习惯建一个整改记录表每次改动记录改动内容、改动位置、频谱变化、测试条件。这样即使换了人接手也能快速复现排查过程。这个习惯帮我省了很多重复劳动。最后分享一个我常用的判断技巧如果超标频点在你断开某个功能模块后消失那源头就在那个模块如果断开后频点还在但幅度变了说明那个模块是耦合路径的一部分不是源头。这个简单的二分法能快速把排查范围缩小一半。