1. 从丝印上的DCK三个字母说起如果你手头有一块TI德州仪器的评估板或者拆解过一些消费电子PCBA大概率在某个SOT封装的芯片本体上见过DCK这个丝印标记。很多人第一次看到它的时候会愣一下——这不是型号也不是批次号它其实是TI内部对一种特定封装形式的代号。DCK对应的就是SC70-5也就是我们常说的SOT-353。而它的兄弟DCK之外还有DCU、DCK的不同pin数变体分别对应SC70-5、SC70-6等。这个看似不起眼的丝印恰恰是硬件工程师日常工作中最容易踩坑的地方之一。你在原理图里选了一颗TI的运放或者逻辑门封装栏填了SC70-5然后打开PCB画封装的时候发现——焊盘尺寸到底给多少引脚间距是0.65mm还是0.5mm本体宽度是1.25mm还是1.3mm不同厂商的手册给的推荐焊盘Recommended Land Pattern还不一样TI给一套NXP给一套Vishay又给一套。更麻烦的是有些国产替代料的SC70封装在引脚宽度和散热焊盘上做了微调你直接套用旧封装回流焊之后就是立碑或者虚焊。这篇内容就是想把SC70系列SOT-323/SOT-363从芯片手册阅读到PCB封装绘制这条链路彻底讲清楚。不管你是刚入行的Layout新手还是做了几年但一直靠抄别人的封装库过日子的老手看完之后至少能做到拿到任何一颗SC70封装的芯片能自己从手册里提取关键尺寸独立画出一个符合IPC标准的、能过回流焊的PCB封装。关键词覆盖DCK封装、SC70、SOT-323、SOT-363、PCB封装绘制、Cadence Allegro封装制作。2. SC70家族的正名SOT-323、SOT-363和DCK到底什么关系2.1 命名混乱的根源JEDEC、IEC与厂商代号的三套体系SC70这个叫法最早来自JEDEC MO-203标准全称是Small Outline Transistor但注意——它和SOT-23那种Small Outline Transistor不是一回事。SC70的SC其实是Supermini的缩写传统后来被JEDEC规范化为MO-203。而SOT-323和SOT-363是IEC 60191体系下的叫法日本厂商Rohm、Toshiba更习惯用SOT-323/363欧美厂商TI、ON Semi更习惯用SC70-5/SC70-6。TI的DCK就是SC70-5的厂内代号DCU是SC70-6的厂内代号。你在TI的Datasheet里会看到类似这样的表述Package Option: DCK (SC70-5), DCU (SC70-6)所以当你看到丝印DCK直接对应SC70-55个引脚引脚间距0.65mm本体尺寸约2.0mm×1.25mm。这个对应关系必须先建立起来否则后面查手册会一直绕圈。2.2 引脚数与间距的对应表厂商代号标准名称引脚数引脚间距本体尺寸(典型)引脚宽度TI DCKSC70-5 / SOT-35350.65mm2.0×1.25mm0.15-0.30mmTI DCUSC70-6 / SOT-36360.65mm2.0×1.25mm0.15-0.30mmSOT-323SC70-330.65mm2.0×1.25mm0.15-0.30mmSOT-363SC70-660.65mm2.0×1.25mm0.15-0.30mm注意一个容易混淆的点SOT-323是3脚不是5脚。很多人把SOT-323和SOT-353搞混。SOT-353才是5脚对应SC70-5。SOT-363是6脚对应SC70-6。这个在画封装之前必须确认清楚否则引脚数错了整个封装报废。2.3 为什么0.65mm间距是个关键分水岭0.65mm的引脚间距在PCB工艺里属于**细间距Fine Pitch**的入门级别。它不像0.5mm那么变态也不像1.27mm那么宽松。这个间距意味着焊盘之间的间隙大约只有0.25-0.35mm取决于焊盘宽度普通的钢网厚度0.12mm和锡膏颗粒Type 3或Type 4可以应付但焊盘设计如果偏大回流焊时连锡Bridging的风险会急剧上升如果焊盘偏小引脚共面性稍差就会导致虚焊所以SC70封装的焊盘设计核心就是在连锡和虚焊之间找一个平衡点。这个平衡点的依据就是芯片手册里的Recommended Land Pattern。3. 读懂芯片手册里的封装尺寸图从毫米到焊盘的完整推导3.1 手册里那几张图到底该看哪张打开任何一颗SC70封装芯片的Datasheet翻到Package Mechanical Data那一节你会看到至少三张图Package Outline Drawing封装外形图标注芯片本体的长宽高、引脚宽度、引脚间距、引脚长度Recommended Land Pattern推荐焊盘图厂商建议的PCB焊盘尺寸和位置Package Dimensions Table尺寸表把外形图里的尺寸用表格形式列出包含Min/Nom/Max三列很多人只看Recommended Land Pattern直接照抄。但问题是——不同厂商的推荐焊盘差异可能达到0.1mm以上。如果你要兼容多个品牌的替代料就不能只抄一家的。正确的做法是以外形图的Max尺寸为基准结合IPC-7351标准自己算出焊盘尺寸。厂商的Recommended Land Pattern可以作为验证参考但不能盲从。3.2 关键尺寸的提取与计算以TI的DCKSC70-5为例从手册里提取以下关键尺寸单位mm参数符号MinNomMax引脚间距e-0.65-引脚宽度b0.15-0.30引脚长度L0.26-0.46本体宽度E1.15-1.35本体长度D1.80-2.20引脚跨距E1-2.10-焊盘计算的核心逻辑焊盘宽度Pad Width取引脚宽度Max 0.1mm左右的余量。0.30 0.10 0.40mm。但实际IPC-7351对于0.65mm间距的推荐是0.35-0.40mm。我一般取0.35mm留更多间隙防连锡。焊盘长度Pad Length取引脚长度Max 0.3-0.5mm的趾部余量 0.1mm的跟部余量。0.46 0.4 0.86mm取0.85-0.90mm。焊盘间距Pad Spacing等于引脚间距0.65mm这是固定的。焊盘中心到本体边缘的距离需要根据引脚跨距和焊盘长度反推。3.3 一个实际计算案例SC70-5焊盘尺寸推导假设我们要画一个SC70-5的封装按照IPC-7351的**Nominal DensityLevel B**标准引脚宽度Max 0.30mm焊盘宽度 0.30 0.05 0.35mm取整引脚长度Max 0.46mm焊盘长度 0.46 0.35趾部 0.05跟部 0.86mm取0.85mm引脚间距 0.65mm焊盘中心Y坐标以本体中心为原点引脚跨距E1 2.10mm则引脚中心在±1.05mm处。焊盘中心需要根据焊盘长度和引脚位置微调通常焊盘中心比引脚中心向外偏移0.1-0.15mm以增加趾部焊接面积。最终焊盘尺寸0.35mm × 0.85mm间距0.65mm两排焊盘中心距约2.20-2.30mm。这个计算过程看起来简单但实际画的时候很多人会忽略焊盘之间的间隙。0.65mm间距减去0.35mm焊盘宽度间隙只有0.30mm。如果钢网开孔再稍微大一点或者锡膏印刷稍微偏一点连锡就来了。提示对于0.65mm间距的SC70封装我个人的经验是焊盘宽度不要超过0.35mm钢网开孔可以按1:1或者略微缩到0.33mm。如果PCB板厂的蚀刻精度一般焊盘宽度可以再缩到0.32mm。4. 在Cadence Allegro里从零画一个SC70封装4.1 前期准备Padstack的设计在Allegro里画封装第一步不是画外形而是做Padstack。SC70的焊盘是矩形Rectangle不是圆形。Padstack的关键参数Regular Pad0.35mm × 0.85mm 矩形Thermal Relief通常不需要因为SC70是SMD封装不涉及负片层Anti Pad不需要Soldermask通常比Regular Pad大0.05-0.10mm取0.40mm × 0.90mmPaste Mask通常与Regular Pad一致或者略小0.02mm取0.33mm × 0.83mm在Allegro 16.6里Padstack Editor的路径是Setup → Padstack → Padstack Editor。新建一个Padstack命名为sc70_5_pad_035x085单位选Millimeter。具体操作步骤在Padstack Editor里Padstack类型选SMD表面贴装Regular Pad的Shape选RectangleWidth填0.35Height填0.85Soldermask层勾选TopWidth填0.40Height填0.90Pastemask层勾选TopWidth填0.33Height填0.83保存Padstack这里有一个容易忽略的点Allegro的Padstack命名最好带尺寸信息比如sc70_5_pad_035x085这样后面在封装里调用的时候一眼就能看出是哪个尺寸不用打开Padstack Editor去查。4.2 封装绘制从放置焊盘到画丝印Padstack做好之后新建一个Package SymbolFile → New → Package Symbol命名比如SC70_5_DCK。第一步放置焊盘在Allegro的命令行输入x 0 0这是放置第一个焊盘的位置。SC70-5的引脚布局是一边3个一边2个。假设我们以本体中心为原点引脚1、2、3在左侧Y坐标分别为0.65、0、-0.65X坐标为-1.10引脚4、5在右侧Y坐标分别为-0.65、0或者0.65、0取决于引脚定义X坐标为1.10实际放置时焊盘中心的X坐标需要根据焊盘长度和引脚跨距计算。如果焊盘长度0.85mm引脚跨距2.10mm则焊盘中心X坐标约为±(2.10/2 0.85/2 - 0.46/2) ≈ ±1.25mm。这个需要根据具体手册微调。第二步画Assembly Outline和SilkscreenAssembly Outline画在本体尺寸上SC70-5本体约2.0mm × 1.25mm画一个矩形线宽0.05mmSilkscreen画在Assembly Outline外侧0.1mm处线宽0.15mm。注意丝印不能压在焊盘上否则会影响焊接。如果空间不够丝印可以断开或者只画在引脚之间的空隙处Place Bound画在最大外形尺寸上包括引脚用于DRC检查第三步添加引脚编号和参考位号引脚编号Pin Number放在焊盘中心偏外侧字体大小0.5mm左右参考位号RefDes放在本体上方或下方字体大小1.0mm左右第四步设置引脚属性在Allegro里每个焊盘对应一个引脚需要设置Pin Number和Pin Name。对于SC70-5引脚编号通常是1-5Pin Name根据芯片功能定义比如IN、IN-、V、V-、OUT。4.3 DRC检查与常见报错处理封装画完之后必须做DRC检查。Allegro的DRC检查路径Tools → Quick Reports → Design Rules Check。常见的报错和解决方法报错信息原因解决方法Pad to Pad spacing焊盘间距小于规则值检查焊盘宽度是否过大或间距设置是否正确Silkscreen to Pad丝印压在焊盘上调整丝印位置或断开丝印Place Bound overlapPlace Bound与其他封装重叠检查Place Bound尺寸是否过大Pin Number duplicate引脚编号重复检查引脚编号是否唯一特别要注意的是Silkscreen to Pad这个报错。很多新手画丝印的时候直接画一个完整的矩形框结果丝印压在了焊盘上。正确的做法是丝印只画在本体边缘如果本体边缘和焊盘有重叠丝印需要断开。注意Allegro 16.6的DRC规则里Silkscreen to Pad的默认间距是0.1mm。如果丝印和焊盘的距离小于这个值就会报错。可以在Constraint Manager里调整这个规则但建议保持默认因为丝印压焊盘确实会影响焊接质量。5. 那些手册不会告诉你的SC70封装实战坑5.1 立碑Tombstone问题的根源与焊盘设计的关系SC70封装的立碑问题很多时候不是回流焊曲线的问题而是焊盘设计不对称导致的。什么叫不对称比如一边焊盘比另一边大0.05mm一边焊盘的Soldermask开窗比另一边大一边焊盘连接了大的铜皮另一边没有这些不对称会导致回流焊时两边焊盘的锡膏熔化时间不一致表面张力不平衡芯片就被拉起来了。解决方法焊盘尺寸严格对称两排焊盘的宽度、长度、Soldermask开窗必须完全一致焊盘连接铜皮要对称如果一边焊盘接了GND铜皮另一边也要接类似的铜皮或者两边都不接钢网开孔对称Paste Mask的开孔必须完全对称我实测过一个案例某项目用SC70-5的LDO立碑率高达5%。后来发现是GND焊盘引脚2连接了一大块铜皮而其他焊盘没有。把铜皮改成细走线连接之后立碑率降到0.1%以下。5.2 不同厂商SC70封装的微小差异与兼容性设计虽然SC70是标准封装但不同厂商的芯片在引脚宽度和引脚长度上可能有±0.05mm的差异。比如TI的DCK引脚宽度0.15-0.30mm引脚长度0.26-0.46mmON Semi的SC70-5引脚宽度0.15-0.35mm引脚长度0.25-0.45mmNXP的SC70-5引脚宽度0.15-0.30mm引脚长度0.30-0.50mm如果你要设计一个兼容多品牌的封装焊盘尺寸需要取所有厂商Max尺寸的并集。具体来说焊盘宽度取最大引脚宽度 0.05mm 0.35 0.05 0.40mm焊盘长度取最大引脚长度 0.35mm 0.50 0.35 0.85mm但这样焊盘宽度0.40mm间距0.65mm间隙只有0.25mm连锡风险会增加。所以兼容性设计和防连锡设计是一对矛盾需要根据实际生产良率来权衡。5.3 手工焊接SC70封装的实操技巧虽然SC70主要是回流焊但打样阶段难免要手工焊接。0.65mm间距的手工焊接有几个技巧先用细锡膏或者锡浆不要用普通的0.8mm焊锡丝太粗了。用0.3mm的细焊锡丝或者直接用锡膏焊盘先上锡用烙铁在每个焊盘上薄薄镀一层锡不要太多用镊子对准引脚SC70芯片很小用防静电镊子夹住对准焊盘用热风枪风枪温度280-300°C风速调到最低对着芯片吹10-15秒检查连锡用放大镜或者显微镜检查如果有连锡用细烙铁头加助焊剂清理手工焊接SC70-5的成功率我个人的经验是热风枪锡膏的方式成功率在90%以上纯烙铁焊接成功率不到50%。所以如果条件允许尽量用热风枪。5.4 从Allegro导出封装到其他EDA工具的注意事项有时候你需要把Allegro里画好的SC70封装导出到Altium Designer或者KiCad。直接导出通常会丢失一些信息比如Padstack的Soldermask和Pastemask层信息丝印的线宽和字体Place Bound的尺寸正确的做法是在Allegro里导出IPC-7351 compliant的封装或者手动在目标工具里重建。如果只是临时用可以导出DXF文件作为参考然后在目标工具里重新画焊盘。提示Allegro 16.6导出DXF的路径是File → Export → DXF。导出时注意选择正确的单位和层映射否则尺寸会错乱。6. 从SC70延伸到其他细间距封装的通用方法论6.1 细间距封装焊盘设计的通用公式SC70只是细间距封装的一个入门案例。掌握了它的设计方法可以推广到SOT-23-6、MSOP-8、DFN、QFN等封装。通用的焊盘设计公式焊盘宽度 引脚宽度Max 0.05~0.10mm焊盘长度 引脚长度Max 0.30~0.50mm趾部 0.05~0.10mm跟部焊盘间距 引脚间距固定Soldermask开窗 焊盘尺寸 0.05~0.10mmPaste Mask开孔 焊盘尺寸 - 0.02~0.05mm防连锡这个公式不是万能的但对于0.5mm及以上间距的封装基本适用。0.5mm以下的间距需要更精细的计算和仿真。6.2 如何建立自己的封装库审核清单画完一个封装不要急着用。建立一个审核清单每次画完都过一遍引脚数是否正确对照Datasheet的Pin Configuration引脚间距是否正确用卡尺或者EDA工具的测量工具验证焊盘尺寸是否符合IPC标准对照IPC-7351的Nominal Density丝印是否压焊盘DRC检查Place Bound是否覆盖最大外形包括引脚和本体参考位号和引脚编号是否清晰字体大小是否合适是否有3D模型如果有检查3D模型和封装的匹配度这个清单看起来简单但实际工作中很多封装问题都是因为漏掉了其中某一项。比如引脚编号顺序错了导致芯片焊反或者Place Bound太小导致和其他元件干涉。6.3 封装库的版本管理与团队协作如果你在团队里工作封装库的版本管理非常重要。我见过太多因为封装库版本混乱导致的问题A工程师更新了SC70封装的焊盘尺寸B工程师不知道还在用旧版本封装库放在共享盘上两个人同时修改冲突了封装库没有版本号出了问题不知道是哪个版本解决方法封装库用Git或者SVN管理每次修改都提交有历史记录封装命名带版本号比如SC70_5_DCK_v1.2封装库有Change Log记录每次修改的内容和原因定期Review团队定期Review封装库确保符合最新标准这些看起来是管理问题但实际工作中封装库的混乱往往是硬件项目延期的重要原因之一。7. 一个完整的SC70-5封装绘制实例复盘7.1 从手册到焊盘完整参数提取过程以TI的某颗SC70-5运放为例完整走一遍流程打开Datasheet找到Package Mechanical Data章节确认封装代号DCKSC70-5提取关键尺寸引脚间距0.65mm引脚宽度0.15-0.30mm引脚长度0.26-0.46mm本体宽度1.15-1.35mm本体长度1.80-2.20mm计算焊盘尺寸宽度0.35mm长度0.85mm计算焊盘位置两排焊盘中心距约2.25mm在Allegro里创建Padstack创建Package Symbol放置焊盘画Assembly Outline、Silkscreen、Place Bound添加引脚编号和参考位号DRC检查修正报错保存封装添加到封装库7.2 实测验证回流焊后的外观检查封装画完之后最好做一次实际的回流焊验证。打几块样板用真实的芯片焊上去然后检查焊点是否饱满是否有连锡是否有立碑芯片是否对齐如果发现问题根据问题类型调整焊盘尺寸或钢网开孔。比如连锡就缩小焊盘宽度或Paste Mask开孔立碑就检查焊盘对称性。7.3 封装库的长期维护建议封装库不是画完就完了需要长期维护。我的建议是每季度Review一次检查是否有新的IPC标准更新每次项目结束后更新把项目中遇到的问题和解决方案记录到封装库的Change Log里建立封装库的测试用例比如用特定的芯片验证封装的焊接效果培训新员工确保团队里每个人都知道封装库的使用规范和审核流程这些工作看起来繁琐但长期来看能节省大量的调试和返工时间。我见过一个团队因为封装库管理混乱一个项目返工了三次损失的时间足够画十个新封装了。最后分享一个小技巧在Allegro里画SC70封装的时候可以先把焊盘放置好然后用Z-Copy功能复制丝印和Assembly Outline这样能保证丝印和焊盘的相对位置准确。Z-Copy的路径是Edit → Z-Copy选择需要复制的对象设置偏移量即可。这个功能在画多引脚封装的时候特别有用能节省大量时间。