“同学你先说一下Cache的写回和写直达有什么区别”“Cache是CPU和主存之间的……一个高速缓存写回就是先写Cache写直达就是同时写主存……”“那写回模式下Cache和主存数据不一致怎么办如果是多核CPU呢”到这儿很多同学就接不住了。这不是个例。计算机保研、考研复试的面试里计算机组成原理几乎是绕不开的硬仗。不管你是做系统方向、软件方向还是AI方向面试官都爱拿计组来试基本功。原因很简单计组是整个计算机体系里最讲“机制配合”的课背概念没用得真懂机制、真会推导、真能讲清楚。这篇东西就是想把计组面试里那点事讲透。我会拆解面试官的出题逻辑把高频考点、答题框架、常见翻车现场和避坑技巧全过一遍。准备保研复试和考研复试的同学可以直接照着复习低年级同学如果提前看到了也可以把这篇文章当个方向标知道后面该重点学什么、练什么。1. 保研考研面试里计组为什么绕不开1.1 面试官考的不是知识点而是“体系感”先说一个核心判断面试和期末考试完全是两种考法。期末考计算、考名词解释你把王道笔记背熟、把历年期末题刷完分数不会差。但面试不一样面试官很少问你“什么是局部性原理”这种一句话能答完的问题他更习惯从一个点切入然后连环追问看你能走多远。比如前面那个Cache问题第一问是“写回和写直达区别”这是个很基础的概念题。如果你只背了定义第二问“写回模式下Cache和主存不一致怎么办”就会卡住。这个问题的背后其实是一连串的知识点脏位dirty bit怎么标识、什么时候写回主存、多核场景下一致性问题由谁负责、总线嗅探协议大概做了什么。能把这串讲清楚面试官才会觉得你有“体系感”。所谓体系感就是不管你从哪个知识点问起你都能往上下游延展而不是只把这个点说出来。计组恰恰是门知识点之间耦合极强的课指令系统连着CPU数据通路数据通路连着流水线冒险存储系统连着Cache和虚拟内存虚拟内存又连着操作系统。所以计组是最好的“体系感试金石”面试官爱考它一点都不奇怪。1.2 软件方向、AI方向也会被问计组别觉得冤每年都会有同学问我“我目标是软件工程方向或者做AI、做数据库面试官为什么还揪着计组不放”这个问题本身就是很多人面试翻车的根源。单说AI方向。你跑大模型、做算子优化最头疼的就是访存带宽和计算效率。矩阵乘法为什么用分块做因为要改善Cache命中率。卷积算子为什么有各种“内存布局优化”因为要适配数据在存储层次里的搬运方式。这些问题的底层全是计组知识不是调包能解决的。软件方向更直接。操作系统管理进程地址空间底层靠的是页式虚拟内存和TLB编译器做指令调度底层靠的是流水线和分支预测数据库做缓冲池管理本质上就是一个替换算法在工程里的变体。面试官问计组不是指望你去做硬件而是想看你能不能从“软件功能”往下穿透到“硬件是如何执行的”。有这层穿透力工作以后写高并发、做性能调优才不至于瞎猜。1.3 复习资料很多但方向容易跑偏你去搜“计算机组成原理”出来的东西多到看不完王道笔记、知识点总结、期末题、问答题、电子版教材、PPT、实验手册甚至还有各种学习视频。资料多不是好事反而容易让人陷入“收藏了等于学会了”的状态。很多人的复习是这么推进的先把知识点总结背一遍然后刷期末题再做两套复试真题感觉差不多了。结果一到面试面试官不按常理出牌从“组间串行进位”这种细节切入或者让你现场分析一段汇编指令在流水线里的执行过程整个人就懵了。问题出在复习方向错了。面试需要的是“能讲出来的知识”不是“能认出来的概念”。所以接下来我不按教材章节顺序讲而是按面试官的真实出题逻辑来讲。搞清楚他们怎么问才知道你该怎么准备。2. 面试官怎么出题三层次递进问法2.1 第一层概念复述过滤“没学过”的人第一类问题是最温和的本质是确认你有没有认真学过这门课。典型问题有什么是局部性原理RISC和CISC有什么区别DMA是什么意思程序查询、中断、DMA三种I/O方式有什么区别这种题只要是正常上过计组课的人都能答但拉开差距的往往不是“会不会”而是“答得有没有结构”。举个例子被问到“什么是局部性原理”普通答法是“局部性原理就是说程序在一段时间内访问的地址比较集中。”这个回答对不对对但太空。加分答法是先给定义再拆成时间局部性和空间局部性最后补一个典型场景循环代码访问同一个变量是时间局部性顺序遍历数组是空间局部性而Cache正是利用这两个特性来提升命中率的。一个概念题如果能用“定义拆解例子和系统的关系”四步答面试官对你的印象会立刻不一样。这不是话术而是思维方式上的差距。2.2 第二层原理推导过滤“背过但没懂”的人第二类问题开始上强度了。面试官会在概念基础上追问“为什么”和“怎么算”。比如你答完“Cache利用局部性原理”他会问“那你说说Cache的组相联映射是怎么算标记位和组索引的给定Cache大小、块大小和地址位数具体怎么算”再比如你答完“补码能把减法变加法”他会追问“为什么补码能做到这点溢出怎么判断”这类题目对只背笔记的人非常不友好因为需要现场推导和计算。但反过来想这也是你展示硬实力的机会。上一章我详细拆过一道Cache组相联的计算那就是标准考法。你一旦能在白板上把计算过程写清楚面试官心里就会给你打上“这人是真懂”的标签。应对这类问题的关键不能只背公式要明白公式是怎么来的。比如“组索引”为什么是地址中间那几位因为块内偏移是低几位高位是标记位中间用来选组。想清楚这个给你任何参数组合你都能现场推出来。2.3 第三层系统分析过滤“没有工程判断”的人第三类问题最灵活没有标准答案考的其实是工程判断力。出题形式通常是“给你一个场景你怎么优化/设计”。举例面试官说“有一段循环程序访问数组时Cache命中率很低你觉得可能是什么原因应该怎么改进”大部分人第一反应是“把数组变大”——这显然不对数组越大Cache越装不下。正确思路应该是从块大小、映射方式、替换算法、代码访问模式比如循环交换、分块几个方向来分析最后落在“结合局部性原理做优化”这条主线上。再比如多核问题“两个核同时读写一个共享变量Cache不会有一致性问题吗”这就是开放问题你能讲到MESI协议、总线嗅探、无效化机制就已经超过绝大多数面试选手了。第三类问题没有标准答案但能明显区分出“只背了课内知识的人”和“真正想过系统怎么运转的人”。想练这部分光看教材不够要多看看Cache一致性、流水线、分支预测这些真实系统设计里的话题。3. 高频考点拆解从原理到答题话术3.1 数据表示与运算补码、IEEE 754、溢出判断数据表示这块是计组的“第一道主食”面试高频而且特别容易问原理。先说补码。面试官最爱的追问是“为什么计算机要用补码”这个问题的标准深度是第一补码让符号位和数值位统一处理最高位不需要单独判断符号第二补码可以把减法统一成加法硬件上只需要一套加法器。举个例子8位机器上算3-5可以变成3(-5)。-5的补码是111110113的补码是00000011相加得11111110换算回来是-2完全正确。补充一句补码的取值范围是不对称的。8位补码能表示-128到127最低位的那个“10000000”是个特殊存在它就是-128没有对应的原码和反码。面试时如果主动点出这个细节能加分不少。然后是IEEE 754。单精度浮点数长这样1位符号位8位阶码23位尾数。阶码用移码表示偏置值是127。规格化浮点数尾数有个默认的“隐藏位”也就是小数点前面那个1不用存。举个经典例子1.0的单精度表示符号位0阶码是0127127二进制01111111尾数全0完整表示是0x3F800000。这种算一个数出来比空谈“浮点数由符号、阶码、尾数组成”强太多。溢出判断也得会。常用方法有两种一是变形补码法也叫双符号位法两个符号位不一致时就溢出了——符号位是01是正溢出10是负溢出二是看最高位的进位和符号位的进位是不是相同不同就是溢出。原理不难记但面试时一定要能把算法说清楚最好直接拿一个具体算式现场演示。3.2 加法器与进位链从串行进位到组间并行进位有些学校面试官喜欢考细节比如“组间串行进位”。看热搜词就知道很多人被这个名字卡住其实是加法器那一块的知识。我先从最基础的讲。1位全加器有两个输出和S_i、进位C_{i1}。进位公式是C_{i1}A_iB_i(A_i XOR B_i)C_i。定义一个进位生成函数G_iA_iB_i一个进位传递函数P_iA_i XOR B_i那么进位公式就变成了C_{i1}G_iP_iC_i。这个公式是一切的起点。如果一位一位串着进位就是行波进位加法器也叫串行进位加法器。好处是电路简单坏处是进位一位等一位延迟太长32位加法在最坏情况下要等32级进位传完。面试官听到你能说“串行进位延迟大”基本就会往下问“那怎么办”。答案就是并行进位。用上面的公式展开C1G0P0C0C2G1P1G0P1P0C0……每一位的进位都可以由输入直接生成不再依赖前一位的进位这就是并行进位。把4位这样的前向进位逻辑做成一个部件叫CLACarry Lookahead4位CLA组内并行算进位。组间串行进位的场景是把16位加法器分成4组每组内部用4位CLA并行进位但组和组之间还是串行连接也就是第一组的进位输出作为第二组的进位输入这个结构叫“单级先行进位”也就是热搜词里说的“组间串行进位”。如果你继续把组间也做成并行进位就是两级或多级先行进位性能又进一步提高。这些不要求你当场画电路但能讲清楚“串行进位慢、并行进位快、组内并行组间串行是折中”这条线面试官就会认可你的理解。3.3 存储体系Cache、虚拟内存、TLB存储系统是计组面试的重灾区也是最能拉开差距的高地。我拆三个最常见的考点来聊。第一个是局部性原理和Cache映射。局部性原理分时间局部性和空间局部性这个不用多说。Cache有三种映射方式直接映射、全相联映射、组相联映射。直接映射实现简单但冲突率高全相联命中率高但查表电路难做组相联是折中方案——这也是为什么现代CPU里L1 Cache几乎都是组相联的根本原因。计算题的套路是固定的给出Cache容量、块大小、组相联路数、机器地址位数求块内偏移、组索引、标记位各占多少位。我拿标准的题走一遍Cache容量64KB块大小16B4路组相联地址32位。块内偏移因为每块16B所以占4位。Cache一共有64KB/16B4096块4路一组组数就是4096/41024组索引占10位。剩下标记位就是32-4-1018位。这道题几乎是面试题库里的原题必须能闭着眼推出来。第二个是写策略。写回write-back和写直达write-through是两种策略写回先写Cache标记一下脏位等Cache块被替换时才把数据写回主存写直达则每次写都同步更新主存。面试官喜欢追问“写回模式下Cache块被替换时怎么知道要不要写回主存”这时候就要答出来每个Cache行有个脏位替换时看脏位为1就先写回为0直接丢弃。如果再追问“写分配和不写分配”区分就一句话写分配是先把数据从主存调入Cache再写写不分配是直接写主存不往Cache里放。这一大串要能像报菜名一样顺畅说出来。第三个是虚拟内存和TLB。页式虚拟内存把地址空间切成页通过页表把虚拟页号映射到物理页帧号。页表在内存里每次访存都要查页表太慢于是CPU里放了一个专门的Cache来缓存页表项这就是TLBTranslation Lookaside Buffer。面试时最常翻车的点是快表、慢表和普通Cache的区别TLB缓存的是页表项普通Cache缓存的是数据和指令TLB映射的是虚拟地址到物理地址的变化关系普通Cache是在物理地址或者虚拟地址上缓存数据内容。这个区别讲清楚了面试官会对你另眼相看。3.4 指令系统与CPURISC、流水线与冒险先提一个面试口头禅级别的对比CISC和RISC。CISC一派的代表是x86指令数量多、变长、复杂指令多RISC一派的代表是ARM、RISC-V指令规整、数量少、多为定长且大部分指令都能在一个时钟周期内完成。面试加分点在于你得知道RISC的设计哲学是“简单指令的组合也足以完成复杂任务同时让硬件更简单、更容易做流水线”。MIPS是最经典的RISC教学指令集。它的指令格式分三种R型、I型、J型。R型指令32位分布是op6位、rs5位、rt5位、rd5位、shamt5位、funct6位。I型有16位立即数字段J型有26位跳转地址字段。面试如果让你写一条指令的二进制编码你得知道每一步怎么填。比如MIPS的加法指令add $t0, $t1, $t2t寄存器和s寄存器的编号要背下来至少要知道$t0是8号、$t1是9号、$t2是10号。这些细节看起来琐碎但是面试手写题的高频素材。流水线是CPU章节里的硬骨头。经典五段流水线是取指IF、译码ID、执行EX、访存MEM、写回WB。每个周期开始一条新指令理想情况下一个周期完成一条指令。面试最爱的追问是流水线冒险。三种冒险必须能说出来结构冒险也叫资源冲突。比如指令存储器和数据存储器是同一个访存和取指抢资源。现代CPU里指令Cache和数据Cache分开就是解决结构冒险的方案。数据冒险典型的是RAW写后读。比如add $t0, $t1, $t2后面跟着一句sub $t3, $t0, $t4后面指令要用前面指令的结果但前面指令要到写回阶段才出结果。解决办法有两个一是转发forwarding也叫旁路把结果直接从EX/MEM寄存器引回去二是插入空转气泡。面试官比较爱问“转发是不是能解决所有数据冒险”这个问题答案是不能load-use冒险就不行因为下面的指令在EX阶段就要用数据但load要到MEM阶段才能拿到数据转发也来不及只能停顿一个周期。控制冒险主要来自分支指令。因为分支条件在ID或EX阶段才判断出来取指的PC到底加4还是跳转需要等结果。常见解决方法是分支预测、延迟槽等。能提到现代CPU里有分支目标缓冲器BTB做动态预测这是加分项。3.5 控制器、总线与I/O方式控制器这块核心对比是硬布线控制器和微程序控制器。硬布线控制器用组合逻辑电路直接生成控制信号速度快但复杂指令下设计困难微程序控制器把控制信号编码成微指令像程序一样顺序执行灵活好扩展但速度慢。CISC多为微程序控制RISC偏向硬布线控制。面试问答到这基本就是考“速度和灵活性的取舍”。总线仲裁是另一个容易被突击检查的点。三种方式链式查询、计数器定时查询、独立请求。链式查询简单设备串成一串优先级固定的而且一旦某个设备故障后面的设备都访问不了计数器定时查询用一个计数器轮流问优先级可以编程控制但速度略慢独立请求每个设备都有单独的请求线响应最快但硬件最复杂。面试官如果追问“哪种可靠性最高”可以从容答出独立请求。I/O方式三兄弟必须能对比程序查询、中断、DMA。程序查询是CPU死等简单但浪费CPU中断方式是设备准备好了发中断CPU过去处理不用干等但每次只能传一个数据频繁中断开销也大DMA是DMA控制器直接在内存和外设之间搬运数据块搬运完才打断CPU。三者本质区别是“数据搬运由谁负责”程序查询和中断都由CPU搬运DMA由DMA控制器搬运。这条主线抓住了怎么问都能答。中断这里还会追问中断响应流程是什么标准流程是关中断、保存断点和程序状态字、识别中断源、进入中断服务程序、恢复现场和开中断。中断嵌套问题也很常见核心是优先级高的中断可以打断优先级低的中断服务程序。4. 实操把“会背”变成“会说”4.1 复习体系笔记、实验、真题怎么配合很多同学觉得计组内容多不知道从哪开始。我给一个主线思路先搭骨架再填血肉最后做“模拟面试”。骨架就是前面第3章那些高频模块数据表示、存储体系、CPU与流水线、控制器与I/O。对应“王道计算机组成原理笔记”这类资料先把每个模块的核心概念过一遍不用贪多一天一个模块就好。填血肉是指把每一个核心知识点都追问一遍“为什么”为什么补码能统一加减法、为什么Cache组相联是折中、为什么转发不能解决所有数据冒险。这种追问式的复习方法比单纯刷期末题有效得多。实验也别只当任务做。面试官对做过实验的人天然有好感因为计组实验是“会背”和“会做”之间最好的桥梁。不管是MIPS教学模拟器上的汇编实验还是用Verilog搭CPU又或者用Logisim搭电路哪怕你只是按手册走了一遍也要能说清楚实验做了什么、关键模块怎么工作的。比如“我在Logisim里搭过一个单周期CPU数据通路里PC怎么更新、ALU怎么根据控制信号运算”这种话能讲明白就是加分项。最后是真题模拟。找到“计算机组成原理问答题”和复试真题后不要只在脑子里想一定要开口答。自己对着镜子答或者找同学互问互答感受一下“说”和“看”是完全不同的体验。4.2 面试答题框架一个概念题也能答出三个层次经历了这么多次模拟面试我总结出一个百搭的答题结构概念定义核心原理实例说明延伸对比。四个部分不用每次都说全但根据问题的深浅至少要覆盖前两个。来实战演练一遍。假设面试官问“Cache的替换算法有哪些”第一层概念替换算法是当Cache满时决定该覆盖哪一块的规则常见有随机替换、FIFO、LRU。第二层原理LRU是最近最少使用利用了时间局部性——最近被访问过的数据很可能会继续被访问所以优先淘汰最久没被用过的。第三层实例比如程序循环访问了A块、B块、C块然后又要访问D块Cache满且要放D时LRU会选中最早没有被使用的那个块。第四层延伸现代CPU里LRU的硬件实现成本高实际会退化成近似LRU比如用年轻计数器来做伪LRU。这套结构的好处是能保证你不冷场。哪怕你对一个知识点记忆模糊给定义给原理试着一个例子至少能把你脑内的碎片知识组织成能听的答案。4.3 手撕题和实验题专门练一遍计组面试不仅有口答题还有“手撕题”也就是在白板上让你现场推演。最常见的有三类第一类是补码和浮点数计算。比如“8位补码算-615并判断是否溢出”。这种题就是练速度和细节马虎不得。建议把各种组合都练一遍包括正正溢出、负负溢出、正负不溢出的典型示例。第二类是Cache和流水线的计算/分析。Cache计算在前面已经给了模板一定要亲手推过几道。流水线则常给几条指令让你画出每个周期它们在哪个阶段指出哪里需要停顿。比如经典的MIPS指令序列lw $t0, 0($t1) add $t2, $t0, $t3 sub $t4, $t2, $t5第一、第二条指令之间就是load-use数据冒险需要插入一个气泡第二条和第三条指令之间可以通过转发解决不需要停顿。能把这个例子讲明白流水线冒险的题基本没问题。第三类是实验原理陈述。一些学校会用“你做过什么实验”来暖场这块如果事先准备过会很占便宜。比如“你用过MIPS教学模拟器做过哪些实验”吗无论你用的是哪款MIPS模拟器实验逻辑是通的单周期CPU怎么逐条执行指令、五级流水线下指令怎么重叠执行、哪里会发生冒险。哪怕你没做过超前的实验把课程实验的流程、思路、踩过的坑讲清楚面试官已经能判断你是真的有动手经验。5. 常见问题与避坑技巧实录5.1 高频追问你以为答完了其实刚刚开始计组面试最大的坑就是你以为问题已经答完了其实面试官在等你深入。举个例子面试官问“什么是TLB”你答“TLB是页表的缓存用来加速地址翻译”。这是完整答案吗只看概念题是的。面试官接下来马上就追问“如果TLB和Cache都没命中怎么办”这时候你要能说出整个访问流程CPU先查TLB没中就查页表慢拿到物理页帧号后组成物理地址再访问Cache如果Cache也没中就访问内存。更进一步如果这个页根本没在内存里还会触发缺页异常由操作系统从磁盘把页换进来。这条链路编上TLB、Cache、页表、缺页异常四个点才算真正答完一道题。再比如问到“DMA”如果只回答“DMA可以批量传输数据”显然太单薄。追问链可能长这样DMA传输前谁配置控制寄存器传输过程中CPU在干什么DMA和CPU怎么争用总线你能答出“周期挪用”或“DMA请求总线控制权用完再还给CPU”并且说清“在周期挪用方式下DMA在CPU访存的间隙抢一个周期来完成传输”这题的深度就完全不同了。5.2 面试翻车现场三个经典失误我在模拟面试中见过太多翻车总结出三个最常见、最致命的失误。第一个失误是“答得太宽泛落不了地”。问到“操作系统和计组有什么关系”话锋一转开始长篇大论抽象概念说了好几分钟没有涉及任何具体机制。这是大忌。面试官要的是专业深度不是宏观散文。哪怕是开放性问题也一定要带上具体机制虚拟内存里的页表和TLB、进程切换时的上下文和Cache、中断和系统调用之间的配合。只要具体就输不了。第二个失误是“只讲结论不讲过程”。比如算Cache组索引直接报答案“10位”。追问为什么支支吾吾说不出来。就算答案对了也没有说服力。面试官其实更看重过程因为过程能反映你到底理解了没有。每次都把“为什么得到这个数”的理由讲清楚才是稳妥的策略。第三个失误是“被追问后自我怀疑全盘推翻”。有些同学被问了几个连环问之后开始觉得前面说得不对于是推翻重说结果越说越乱。其实绝大多数情况下你前面的回答没有错只是不够完整。这时候千万别慌稳住节奏说“这个问题的确可以再深入一层”然后顺着前面的思路往下补比全盘重来好得多。5.3 卡壳时的急救策略再强的人也有被问住的时候关键是卡壳了怎么办。我给你们一个三句话急救法。第一句是“这块我记忆可能不太准确但根据我对原理的理解应该是……”。注意“根据原理”这个词很重要它把话题从“背没背过”切换到“能不能推出来”。就算推导得不完美至少展示了你遇到问题时的思维方式。第二句是往已知的方向靠。例如面试官问“总线嗅探协议知道吗”你不太清楚细节但你知道“多核Cache一致性”大概逻辑就可以说“我了解的是问题的背景多个核各自的Cache里可能有同一块内存的副本一个核改了后其他核必须知道。MESI协议是常见的解决方案具体状态机的细节我记不太清了但我理解的核心是已修改、独占、共享、失效这四种状态。”这样既诚实展示了边界又把已知的干货全亮出来了。第三句是“我可以从另一个角度来解释这个问题”。这是绕开不熟悉场景的保底招数把问题引导到你有话说的邻近知识点。比如问“中断的软件处理流程”你可以说“我记不清标准流程的每一步不过从用户态切换到内核态这个过程来说我们会先保存现场再查中断向量表然后执行服务程序最后恢复现场。这个流程里现场信息通常保存在内核栈上”。这样照样能拿到大部分分。6. 高频真题速览与复习清单最后放一张我整理的面试高频真题速查表方便你考前最后一晚快速过一遍。每道题后面附了核心答题要点你至少得确保看到题目就能把要点说全。题目考察点答题关键为什么计算机用补码表示负数数据表示统一符号位与数值位、减法转加法、硬件只需要加法器补码溢出怎么判断运算器双符号位01/10判溢出或最高位进位与符号位进位的异或IEEE 754单精度怎么表示一个浮点数浮点数符号位8位阶码23位尾数偏置127规格化尾数隐藏1Cache有哪几种映射方式优缺点存储系统直接映射/全相联/组相联冲突率vs硬件复杂度折中Cache容量64KB、块16B、4路组相联地址32位标记位几位Cache计算偏移4位组索引10位标记18位思路比答案重要写回和写直达区别脏位有什么用Cache写策略写回延迟写主存、靠脏位标识写直达同步写回TLB、Cache、页表三者关系虚拟存储TLB缓存页表项Cache缓存数据内容地址翻译后访问CacheRISC和CISC区别指令系统定长vs变长、指令数量、硬布线vs微程序、复杂指令的取舍五段流水线是哪五段举例数据冒险CPU流水线IF/ID/EX/MEM/WBRAW冒险load-use需要停顿转发能解决所有数据冒险吗流水线不能load-use冒险只能停顿转发组合解决硬布线控制与微程序控制区别控制器速度vs灵活性RISC倾向硬布线CISC常用微程序三种I/O方式区别I/O系统程序查询/中断/DMACPU是否参与搬运是核心DMA三种工作方式I/O系统CPU停止/周期挪用/交替访存重点讲周期挪用中断响应流程异常与中断关中断、保存断点、识别中断源、服务程序、恢复现场这个表等于把计组面试的“题根”全列出来了。你会发现很多题不是孤立存在而是连成了一张网数据表示是CPU运算的基础指令格式连着流水线Cache连着局部性和写策略虚拟内存连着TLB和操作系统I/O连着中断和DMA。复习到后面应该达到这种状态随便给你一个点你可以顺着它把这条链上的知识都串讲一遍。最后再分享一个我个人的体会面试前两三天不需要再大量刷新题了重点是把自己的语言表达捋顺。找一个安静的地方把这十几道高频题逐题开口讲一遍录音下来回放。你听回放时很容易发现自己哪些地方说得绕、哪些地方卡壳改掉这些问题考场上就顺手多了。计组面试不是比谁背得多而是比谁想得透、讲得顺。做到这两点结果不会差。