学习模拟电路滤波和谐振是绕不开的两个词。很多刚接触硬件的朋友容易把它们分开看滤波器是滤波器谐振是谐振。但实际翻看一块板子BUCK电源的输出端有LC滤波射频前端有并联谐振选频电流采样输入还要加RC滤波来抑制开关噪声它们总是以组合拳的方式出现。这篇笔记是系列里的第11.5节专门把滤波电路和实际电感线圈下的并联谐振放在一起记录我重新理解这两个概念时的一些计算和实测心得。内容不复杂但用到的细节很多对做电源、做传感器信号调理、做音频电路的朋友应该都有参考价值。1. 滤波电路先搞清楚“滤”的是什么1.1 电容和电感为什么能滤波滤波的本质其实一句话利用电容和电感在不同频率下呈现不同阻抗的特性对信号分频处理。电容的容抗公式是Zc 1/(2πfC)频率越高容抗越低所以电容天生就是“高频短路、低频开路”电感的感抗公式是Zl 2πfL频率越高感抗越高所以电感天生是“高频开路、低频短路”。这两个特性正好互补滤波电路就是建立在这一对互补关系上。举一个最常见的场景BUCK电路开关节点产生的电压纹波包含开关频率及其高次谐波通常从几百kHz到几十MHz不等。这时在输出端并一个电容高次谐波就被电容旁路到地剩下直流分量继续向后走。这就是最朴素的滤波思想——不是把噪声“吸收掉”而是把噪声引导到地回路上让负载端看到的电压尽量干净。这里有个理解误区电容滤波不是消耗噪声而是分流。很多人以为加大电容就能滤得干干净净结果发现纹波降到某个值就再也下不去了。原因很多比如电容ESR、引线电感还有地回路上的共阻抗。所以实际电路里通常会用一大一小两个电容并联大电容负责低频纹波小电容负责高频毛刺两个电容覆盖的频率范围互补才能把频谱铺开。1.2 一阶RC低通和高通入门必须熟记的两个公式RC低通滤波器是最简单的形式一个电阻串在信号通路里一个电容并到地上。截止频率fc 1/(2πRC)不用死记只要理解成频率升高电容容抗下降输出端点被电容拉低。当容抗等于电阻值时输出约为输入的0.707倍也就是-3dB点这就是截止频率。高通滤波器则是把电阻和电容的位置对调电容串在信号通路中电阻并在输出端截止频率公式一样。高通和低通常常成对出现比如音频功放输入端先用高通滤掉直流偏置再用低通滤掉高频毛刺组合起来就是一个带通范围。一阶RC最容易被忽视的问题是“负载效应”。如果你按公式算出截止频率是1kHz随后接上一个10kΩ负载相当于在电容两端并联了一个10k电阻截止频率立刻就变了。所以实际设计时我先看后级负载阻抗再决定电阻阻值和电容容值。后级是运放输入这种高阻抗时RC取值可以很随意后级是低阻抗负载时就得把R取小一点或者改用其他结构。1.3 二阶滤波器与LC滤波的选型逻辑RC低通只用一个电阻一个电容滚降速度是每倍频程-6dB也就是频率翻倍输出幅度下降一半。这个速度在很多场景不够用特别是稳压电源的纹波抑制场合。这时要么多级RC级联要么改用LC滤波。LC滤波器的滚降速度是每倍频程-12dB而且在大电流场景下损耗更小。因为RC滤波里的电阻会直接产生压降电感的直流电阻却远小于负载阻值通流能力强。所以电源输出滤波、EMI滤波器前级基本都用LC结构。但LC滤波有一个“慢性子”问题它本质上是一个二阶系统如果阻尼不够在谐振频率附近会出现明显的过冲峰。也就是说你本来想滤掉噪声结果某个频段的噪声反而被放大。这就是为什么LC滤波需要关注阻尼和Q值。在常见的电解电容加功率电感组合里电感的DCR和电容的ESR往往能提供足够的阻尼谐振尖峰不明显可以直接用但如果是低损耗电容加低损耗电感就可能需要额外串联一个小电阻来压低峰值。这个知识点正好连接到本章后半部分的并联谐振因为LC滤波器的谐振峰来源就是电感和电容的谐振行为。理解了并联谐振很多滤波问题就会豁然开朗。2. 谐振与滤波的微妙关系2.1 并联谐振相当于一个“选择性放大器”先回忆一下理想并联谐振电感L和电容C并联在某个频率下电感支路电流和电容支路电流大小相等、方向相反两个支路的电流在回路内部相互抵消对外呈现的阻抗趋近无穷大。这就是并联谐振也叫电流谐振。这句话初学时会觉得抽象。我通常换一个例子一大群人从中间往两边走一队往左一队往右步调刚好一致那么站在中间看虽然两边都在动但整体人流没有移动。电感和电容之间就在玩这个“对冲”游戏能量在电感和电容之间来回交换电源只需要提供很小电流来抵消回路损耗于是对外阻抗变得很高。并联谐振的幅频特性曲线上谐振频率附近阻抗会形成一个很尖的峰。这个峰可以当“选频”用如果你把一个宽带信号源接到并联谐振回路上信号源只会对谐振频率附近的分量产生大电压其他频率的能量被旁路掉。所以并联谐振的本质是一个阻抗随频率剧烈变化的“选择性负载”。2.2 理想与实际电感线圈不是一根单纯的导线教科书上讨论并联谐振时通常假设电感是理想元件只有电感量L没有电阻。但实际上电感线圈是用铜线绕出来的铜线本身有电阻磁芯还有磁滞和涡流损耗。这些损耗折合到电路里表现为电感的串联等效电阻Rs也就是数据手册里的DCR直流电阻。更麻烦的是绕线线圈每匝之间、每一匝与引线之间都存在分布电容它们等效于一个并联在电感两端的小电容Cp。如果频率高到一定程度分布电容的容抗低于线圈感抗电感元件就会表现出容性不再“像电感”。这个频率就是电感的自谐振频率SRF。实际电感线圈的简化等效模型是L与Rs串联再与Cp并联。低频时Cp不起什么作用Rs主要影响损耗高频时Cp逐渐显露导致实际阻抗曲线偏离理想计算。这个模型直接影响并联谐振的计算用一个100uH工字电感并联10nF电容按理想公式算谐振频率约159kHz但如果电感的分布电容有几十pF它和10nF并联后总电容变化不大真正拉低谐振阻抗的是Rs和磁芯损耗——它们会让峰值变矮、变胖。2.3 实际并联谐振回路的关键参数实际并联谐振回路里有几个参数需要同时关注。第一个是谐振频率。工程上一般直接用fo 1/(2π√(LC))因为考虑Rs后谐振频率会小幅下降但通常不超过百分之几。重点要留意分布电容它会并入总电容导致频率偏低。如果实测频率比理论值低不少优先怀疑电感的分布电容而不是换一个电阻。第二个是等效并联谐振阻抗也就是谐振时的最大阻抗。理想情况是无穷大实际中约为Rp L/(Rs·C)。这里的C是总并联电容。举个例子L 100uHRs 1ΩC 10nF算出来Rp约10kΩ。这个公式很有用因为它直接告诉你想把谐振阻抗做高必须把损耗电阻Rs做低。第三个是品质因数Q。对并联谐振来说Q ≈ Rp / (2πfoL) 2πfoL / Rs。Q值越高谐振峰越尖锐带宽越窄选择性越好。但Q值太高的并联谐振回路用于滤波时会对元件参数特别敏感稍微一点偏差就跑偏。所以到底要尖峰还是宽峰得由应用决定不是越高越好。3. 实操搭建一个并联谐振回路并测量谐振点3.1 元件选择与理论计算现在动手搭一个。我选了一颗TDK贴片功率电感标称100uH实测直流电阻约1.2Ω再选一颗C0G贴片电容10nF。为什么用C0G因为C0G温度系数和损耗都很好适合做谐振实验。X7R电容容量会随直流偏置电压变化谐振点容易漂调试起来会怀疑人生。先算理论谐振频率fo 1/(2π√(100e-6 × 10e-9)) ≈ 159.2kHz。再估算并联谐振阻抗谐振时的感抗|XL| 2πfoL ≈ 100Ω。用并联谐振电阻公式Rp ≈ L/(Rs·C) 100e-6/(1.2×10e-9) ≈ 8.33kΩ。然后验证Q Rp/|XL| ≈ 8330/100 ≈ 83。这个Q值算相当尖锐了扫频时必须细心。这里有个估算技巧在谐振点附近感抗和容抗绝对值接近相等且远小于Rp所以计算Rp时不需要追求精确用理想频率结果即可。如果你想算得更仔细可以把电感的分布电容并到C里再把Rs随频率的变化考虑进去但工程上没必要。3.2 用示波器和信号源测量幅频特性实际测量有一个很方便的方法把信号发生器输出经一个固定电阻R比如1kΩ接到并联谐振回路上用示波器测量LC并联端的电压。信号源内阻50Ω加上串联电阻后等价于一个等效内阻约1.05kΩ的电压源驱动LC。当频率变化时LC并联阻抗随之变化分压比也变测到的电压就形成一条带峰值的曲线。扫描时注意几个坑。一是示波器探头电容。普通1x探头输入电容可能有几十到上百pF并到谐振回路上谐振点直接下移几kHz。最好用10x探头输入电容大约10pF出头影响小一些。如果手头只有1x探头可以在读结果时把探头电容带来的偏移计入误差范围。二是信号源幅度不要太大。并联谐振时LC两端阻抗很高大信号会导致波形削顶失真峰值测不准。一般信号源输出幅度设成100mV到500mV之间比较安全。三是扫频要慢。如果用函数信号发生器手动扫频频率变化太快示波器上会看到电压幅度没来得及稳定尤其高Q回路上会出现拖尾效应。我习惯逐点步进每步停留一两秒记录峰值电压对应的频率。实测下来我搭的100uH加10nF回路理论159kHz实测峰值大约在156kHz附近。偏低3kHz主要来源是电感的分布电容加上探头电容。10x探头输入电容约10pF电感的分布电容估摸有二三十pF合起来多了几十pF谐振频率自然往下走。3.3 并联谐振回路在负载电路中的实际表现光测一个阻抗峰还不够把它接进真实电路里才有意思。我拿它做三极管共射放大器的高频负载替代原来的集电极电阻。原先用2.2kΩ集电极电阻时增益大约只有几倍换成并联谐振回路后在谐振频率附近负载阻抗接近10kΩ增益明显提高偏离谐振点后回路阻抗降到几百欧甚至更低增益随之下降。这样一个带通放大器就成型了。但有个现象是在仿真里看不到的信号频率正好落在谐振点附近时输出波形非常干净一旦偏离谐振点波形就开始出现明显谐波因为放大器在低负载阻抗下的非线性更突出。这反过来验证了并联谐振的选频特性——它把谐波分量压掉了。如果是做电源滤波并联谐振不能这样直接套。并联谐振回路对外是高阻抗如果串联在电源路径里会让电压波动非常大。电源里更多用串联LC滤波也就是电感串在通路中、电容并在输出端。这个结构和并联谐振正好互为对偶一个是对外高阻抗一个是对外低阻抗。4. 常见问题与排查技巧实录4.1 谐振频率偏移了先检查哪几个点做过几次谐振实验就会发现问题集中在三个地方。一是电感分布电容太大导致实测频率明显低于理论值。低频大电感比如1mH的工字电感分布电容可能上百pF如果并的电容只有几nF这个偏移能到百分之几。二是元件容差。电感容差常见的±20%电容也不会精确到标称值谐振频率对L和C都是平方根关系两个同时偏偏差就会比较明显。三是探头和走线寄生电容频率越高影响越明显。排查时我建议先测电感的DCR和自谐振频率。有阻抗分析仪最好没有也没关系可以做一个简单实验给电感单独并联一个已知容量的优质电容比如C0G材质的471pF电容测出实际谐振频率反推电感的等效分布电容量级。这样心里就有底了。4.2 谐振峰值不明显如何提高Q值扫频发现谐振峰又矮又宽通常就是损耗电阻太大。常见原因有几个电感本身DCR偏高、磁芯材料在高频下损耗大、线路接头虚焊、电容ESR太大。提高Q值最简单的办法是换损耗更低的元件。工字电感换成铁氧体磁环线圈普通陶瓷电容换成C0G电容效果非常明显。但Q值不是越高越好。在LC滤波电路里Q值过高意味着阻尼过小负载变化时可能振铃。我调试一块采样电路输入滤波时最初用了一个高Q值的LC滤波器结果在开关电源开机瞬间产生很大的振铃差点把后级运放打坏。后来在电容上并联一个小阻值电阻作为阻尼振铃立刻消失。这就是前面说的谐振和滤波是双胞胎利用得好是选频控制不好就是振荡。4.3 滤波与谐振组合电路中的振荡隐患实际电路里滤波和谐振经常组合出现。EMI滤波器的输入级通常是共模电感加X/Y电容这个组合在特定频率下会形成谐振峰如果阻尼不够反而对某些频段的噪声有放大作用。这也是为什么EMI滤波器通常会在电容上并联放电电阻同时利用电感的阻性损耗来压低谐振峰。另一个经典例子是BUCK电源的输出LC滤波。L和C组成二阶低通如果LC谐振频率正好落在控制环路的带宽附近就可能引发环路振荡。这时可以通过增大输出电容ESR、调整电感值、或者在输出端串联一个小电阻来降低品质因数。我调试时会先测一下输出LC滤波器的幅频特性如果谐振峰值超过6dB就要考虑加阻尼。这里分享一个经验设计LC滤波时不要只算截止频率还要算谐振峰值。把Q值控制在0.5到1之间比较稳妥。计算公式不复杂Q (1/R)·√(L/C)R是回路串联总电阻包括电感DCR、电容ESR再加上你故意加的阻尼电阻。Q值低于1基本没有过冲高于1就得小心了。最后再补一句我自己的体会滤波电路和并联谐振初看是两件事实际上是一个硬币的两面。学完这两块内容再回头看电源芯片的参考设计很多做法就顺理成章了。比如电流采样输入滤波为什么要放一个RC低通因为你既要滤掉开关纹波又不能让谐振尖峰把采样信号搞坏EMI滤波器为什么要选磁材、算饱和因为它本质上是在利用电感损耗做阻尼。这篇笔记只记录了我自己摸索的一部分建议你也拿一块电感、一个电容亲自动手扫一次频比看十遍公式都管用。