尧图网页设计 
专栏介绍本专栏从RLC寄生参数的角度系统讲解PCB设计中的电源完整性、信号完整性、EMI与回流路径、数模混合与高压设计四大主题。每篇文章都按照现象—物理本质RLC归因—工程措施的结构展开帮助读者把零散的规则重新接回到少数几条物理规律上。1. 为什么要在电源路径上加电容电源路径上通常会放置三种电容储能电容、滤波电容和去耦电容。它们按照距离芯片管脚由远到近的顺序排列共同构成PDN电容网络Power Delivery Network电源分配网络覆盖从低频到高频的整个频段确保电源完整性。1.1 储能电容Bulk Capacitor功能储存能量应对较为持续的电流需求提供最平稳的电压支撑。为什么容量大储能电容需要为负载突变期间的持续电流缺口兜底因此需要储存足够多的电荷。根据 Q C×V在允许的电压波动范围内容量越大能释放的电荷越多。所以储能电容的容量通常在几十微法到几百微法10-100 μF多为电解电容或大容量钽电容。放置位置距离芯片最远10-50 mm通常放在电源模块输出端或板级电源入口处。为什么放在这里见模块3 EMC与回流路径类RLC归因当负载电流突然增大时电源模块如DC-DC需要一定时间才能调整输出。在这个响应延迟期间储能电容释放储存的电荷填补电流缺口维持电压稳定。本质上是利用 Q C×V 的关系通过释放电荷来对抗电压跌落。储能电容响应速度最慢主要应对低频kHz级的负载变化。1.2 滤波电容Filter/Bypass Capacitor功能滤除电源上的纹波和噪声提供中等频率的电流补偿。为什么容量中等滤波电容主要针对电源模块输出的纹波几十kHz到几MHz需要对这些频率呈现足够低的阻抗但不需要像储能电容那样大的电荷储备。所以容量通常在10 μF左右100 nF - 10 μF多为陶瓷电容。放置位置距离芯片中等1-5 mm通常放在电源入口处或各功能模块的电源引脚附近。为什么放在这里见模块3 EMC与回流路径类RLC归因对于纹波这种高频交流分量滤波电容呈现低阻抗特性Zc 1/(jωC)。它相当于在电源和地之间并联了一个高频短路通道将叠加在直流上的高频纹波噪声旁路到地从而洗干净电源。1.3 去耦电容Decoupling Capacitor功能在芯片管脚电平突变时提供高频临时电流避免电平下降导致复位或逻辑错误。为什么容量小去耦电容针对的是芯片开关瞬间的极高频瞬态电流几十MHz到GHz级需要回路寄生电感极小才能快速响应。小容量电容的自谐振频率更高在高频下阻抗更低。而且去耦电容只需要填补极短时间纳秒级的电流缺口不需要储存太多电荷。所以容量通常在0.1 μF左右1-100 nF多为小封装陶瓷电容0402、0201。放置位置距离芯片最近 1 mm理想 0.5 mm必须紧贴芯片电源引脚放置。为什么放在这里见模块3 EMC与回流路径类RLC归因芯片在高速开关瞬间di/dt 很大需要从电源抽取瞬态大电流。但板级电源路径存在不可忽视的寄生电感 L根据 V L×di/dt这个电感会阻碍电流突变。去耦电容因为距离芯片最近回路寄生电感极小能比远端的储能电容和滤波电容更快地释放电荷填补电压缺口。1.4 三者的协同关系三种电容在电源路径上形成多级电荷补给站电源模块 → 储能电容10-50mm低频 → 滤波电容1-5mm中频 → 去耦电容1mm高频 → 芯片当芯片需要瞬态电流时最先响应的是去耦电容距离最近回路电感最小随后滤波电容补充距离稍远容量更大最后储能电容兜底距离最远容量最大储能电容、滤波电容、去耦电容这三种电容被统称为PDN电容Power Delivery Network电源分配网络电容。它们的功能并非绝对独立而是有重叠区域。滤波电容也有一定的储能功能去耦电容也能滤除高频噪声。它们共同覆盖从低频到高频的整个频段形成完整的PDN电容网络。1.5 耦合电容Coupling Capacitor除了上述三种并联在电源和地之间的PDN电容外还有一种串联在信号通路中的电容——耦合电容。耦合电容不属于PDN电容它是信号通路中的元件主要用于模拟电路中传递交流信号、隔离直流偏置。功能传递交流信号隔离直流偏置。为什么容量中等耦合电容需要根据信号频率选择容量通常在0.1 μF到几 μF之间。容量太小会衰减低频信号太大则体积和成本增加。放置位置串联在两级电路之间如放大器级间、芯片输入/输出端。为什么放在这里见模块2 信号完整性RLC归因电容的容抗 Xc 1/(2πfC)频率越高容抗越小。对于高频交流信号耦合电容呈现低阻抗信号可以通过对于直流f0容抗无穷大信号被完全阻断。因此耦合电容起到隔直流通交流的作用让前级的交流信号传递到后级同时隔离前级的直流偏置电压避免影响后级的工作点。与去耦电容的区别去耦电容并联在电源和地之间滤除电源噪声提供瞬态电流耦合电容串联在信号通路中传递交流信号隔离直流2. 为什么电源线要粗2.1 降低直流电阻R减少发热损耗现象芯片正常工作时其输入阻抗和消耗功率基本是确定的。在输入电压恒定的情况下流经电源线的电流 I 也是一定的。RLC归因电阻R根据焦耳定律 Q I²Rt导线上的发热量与电阻 R 成正比。根据电阻公式 R ρL/Sρ为电阻率L为长度S为截面积加粗电源线增大截面积S可以直接减小导线的直流电阻 R。电阻越小电流流过时产生的热量就越少避免PCB过热导致铜皮剥离或板材损坏。2.2 减小线路压降确保芯片供电电压达标现象电源模块输出的电压是额定的但经过长长的走线到达芯片引脚时电压可能会下降。如果压降过大芯片引脚处的实际电压低于工作阈值会导致芯片工作异常或复位。RLC归因电阻R根据欧姆定律 V I×R电源线上的压降与电阻成正比。加粗、加短电源线减小了寄生电阻 R从而减小了线路上的电压损失IR Drop确保芯片引脚处能获得充足的额定电压。2.3 降低寄生电感L提升瞬态响应能力现象除了直流电阻电源线在高频下还表现为电感。RLC归因电感L导线的寄生电感与线宽成反比。线越宽寄生电感L越小。减小L可以进一步降低 V L×di/dt 带来的高频阻抗和电压尖峰这对电源完整性同样至关重要。3. 为什么开关电源的电源线更容易坏核心结论开关电源的脉冲电流引发趋肤效应导致导线有效截面积大幅缩减交流电阻成倍增加最终因局部过热而损坏。3.1 现象描述在同等平均电流下开关电源的PCB走线、变压器绕组或MOS管引脚比线性电源更容易出现过热、铜皮剥离、焊点开裂甚至烧毁的现象。3.2 物理本质趋肤效应Skin Effect开关电源输出的不是平滑直流而是包含大量高频谐波的脉冲电流。高频电流流过导体时会产生趋肤效应——电流不再均匀分布在整个截面而是被挤到导体表面的一层薄壳内流动导线中心区域几乎没有电流通过。直观物理图像导线束模型 把一根实心导线看作由无数根细导线捆成一束。高频电流流过时每根细导线产生的交变磁场会在相邻导线中感应出涡流。中心区域的导线被四周磁场包围感应涡流与主电流方向相反产生强烈的拮抗作用几乎完全抵消了主电流而最外层的导线拮抗作用最弱因此电流几乎全部集中在外层表面。关键推论趋肤深度δδ 1/√(πfμσ)频率越高电流层越薄。高频交流电阻频率越高有效截面积越小电阻越大。3.3 失效机制RLC归因电阻R增大有效截面积大幅减小根据 R ρL/S交流电阻急剧上升。发热Q剧增根据焦耳定律 Q I²Rt电阻增大直接导致发热量成倍增加。开关电源的脉冲电流峰值往往很大叠加增大的R局部温升非常可观。恶性循环温度升高 → 铜电阻率ρ进一步增大 → R更大 → 发热更严重最终导致铜皮氧化、焊点疲劳、绝缘层碳化甚至烧毁。3.4 工程解决方案PCB走线在高频开关电源中优先增加走线宽度而非厚度因为厚度超过δ后内部铜几乎无效。当厚度小于趋肤深度时整个厚度方向都在导电电阻基本上与宽度成反比——宽度越大高频电阻越小。走线侧边也有趋肤效应但影响很小可以忽略。表面处理镀银或镀金利用趋肤效应只用表面的特点用高电导率材料降低表面电阻。4. 为什么开关电源和变压器周围会有干扰如何抑制4.1 现象描述开关电源工作时会向电网和周围空间发射强烈的电磁噪声导致后级模拟电路信噪比下降、数字系统误动作甚至无法通过EMC测试。4.2 物理本质两条核心干扰路径路径一寄生电容耦合产生共模干扰变压器初级绕组与次级绕组之间存在层间分布电容C。开关电源的高频矩形波具有极高的电压变化率dv/dt。根据 I C×dv/dt这个极高的dv/dt会穿过寄生电容产生强大的位移电流。这个电流不经过正常的负载回路而是直接跨越隔离带流向地线或机壳形成共模干扰。这也是为什么开关电源的高频噪声能轻易突破变压器隔离的原因。路径二寄生电感/漏感引发差模干扰与谐振变压器绕组存在漏感L开关管和二极管存在结电容CPCB走线存在寄生电感。差模尖峰开关管高速通断产生极高的电流变化率di/dt根据 V L×di/dt寄生电感和漏感会感应出极高的反向电动势形成电压尖峰。LC谐振振铃漏感L与器件结电容C构成高频LC谐振回路。在开关动作的瞬间能量在电感和电容之间来回震荡产生高频衰减振荡振铃这是差模噪声的主要来源。4.3 开关电源与变压器的干扰抑制措施措施一外围接地屏蔽包地处理在开关电源和变压器外围铺一圈接地铜皮并打满接地过孔形成一个接地围栏。高频噪声遇到低阻抗的接地铜皮会被直接旁路到地无法向外辐射。这本质上是用接地平面构成一个简易的法拉第笼把噪声关在里面。措施二物理隔离远离敏感器件把开关电源模块和变压器放到离其他组件尽量远的地方尤其是模拟信号部分运放、传感器、ADC等。距离是最简单有效的隔离手段——电磁场强度随距离快速衰减拉开距离就能大幅降低耦合干扰。措施三电源线集中走线开关电源线之间不需要太担心互相干扰因为它们本身就是同一组功率回路电平相近、相位同步互相耦合的影响很小。所以可以把开关电源线集中走在一起反而有利于缩小功率环路面积、降低寄生电感。真正需要警惕的是功率线与信号线的交叉耦合。5. 为什么芯片的地电平会跳动——地弹的成因与抑制核心结论地弹的本质是瞬态电流流过寄生阻抗时产生的电压——包括电阻压降V I×R和电感压降V L×di/dt把芯片内部的参考地推离了板级地。抑制地弹的思路就是围绕这两个公式展开减小R、减小L、减小di/dt。5.1 地弹的物理机制地弹的成因可以归结为三个要素的叠加要素一寄生电阻R芯片内部电路与外部PCB地之间的路径存在寄生电阻PCB走线的直流电阻过孔的电阻一个过孔约10~50mΩ焊盘、键合线的电阻当瞬态电流 I 流过时根据欧姆定律 V I×R会产生电阻压降。要素二寄生电感L芯片内部电路与外部PCB地之间并不是理想导体连接而是经过了一条存在寄生电感的路径PCB焊盘、过孔地平面走线这些路径上的寄生电感虽然很小nH级但在高频下不可忽视。要素三瞬态电流变化率di/dt当芯片输出状态切换时会产生剧烈的电流变化来源有两个负载电容充放电输出引脚驱动后级电路的寄生电容切换瞬间需要大电流充电/放电内部短路电流CMOS反相器切换的极短时间内PMOS和NMOS管会同时部分导通形成从电源到地的瞬间尖峰电流这两个电流叠加后产生一个较大的di/dt再配上从芯片出来到导线这一条路上的寄生电感L就会产生一个较大的感生电压V L × di/dt。地弹的完整表达式芯片内部参考地与板级地之间的电位差V_bounce I×R L×di/dt在高频场景下di/dt 可以非常大纳秒级切换di/dt 可达 A/ns 量级L×di/dt 项通常远大于 I×R 项成为主导因素。但在大电流场景下如电源路径电阻压降 I×R 也不可忽略。5.2 为什么同时翻转特别危险单个IO翻转时瞬态电流已经会产生压差当多个IO同时切换同步开关噪声SSN时各路电流变化在公共电源/地路径上叠加di/dt急剧增大。即使每个引脚的负载都不算大共享路径上的总电流变化也可能非常明显。这也是为什么问题往往和输出码型有关全0到全1的切换与只有一位变化对公共电源地的冲击完全不同。5.3 地弹的抑制方法抑制地弹的核心思路就是围绕公式 V_bounce I×R L×di/dt从减小R、减小L和减小di/dt三个方向入手。方向一减小di/dt软件和驱动层面分时切换Staggered Switching通过编程把多个管脚的状态切换时间错开避免它们同时输出或汲取较大电流。例如多个LED同时翻转时在程序中加入微小的延时偏移。降低驱动强度在芯片寄存器中调低IO口的输出驱动能力牺牲一点边沿速度来换取更小的di/dt。方向二减小寄生电阻R和寄生电感L硬件和PCB层面高频芯片周围密集打地过孔在高频芯片周围密集打地孔Via Stitching多个过孔并联可以显著降低等效电感一个过孔约1nH两个并联就是0.5nH四个并联就是0.25nH。同时多个过孔并联也能降低等效电阻。BGA封装下方密密麻麻的地过孔就是为了用并联把回流地的阻抗打到最低。大电流路径多打孔所有大电流路径电源、地、电机驱动等都要多打过孔并联。这样做有三个好处一是增大通流能力避免电流过大把过孔烧断二是多个过孔并联降低寄生电阻和电感减小压降三是减小回流环路面积降低EMI辐射。减小回流路径信号的回流路径要尽量短且直接GND过孔必须紧贴器件焊盘每多1mm线长就增加约1nH回路电感。高频信号换层时必须在信号过孔旁0.5mm以内放置伴随地过孔为回流电流提供最短的换层路径。完整连续的地平面采用多层板≥4层专设完整地平面层避免地平面被分割详见模块4 第2节。整块铜皮地平面的阻抗远低于单根走线能大幅抑制地弹。版权声明本文为CSDN博主原创文章遵循 CC 4.0 BY-SA 版权协议转载请附上原文出处链接和本声明。标签#PCB设计 #电源完整性 #RLC #去耦电容 #地弹 #PDN相关文章RLC视角下的PCB设计二信号完整性-CSDN博客RLC视角下的PCB设计三EMI与回流路径-CSDN博客RLC视角下的PCB设计四数模混合与高压设计-CSDN博客 RLC视角下的PCB设计（一）：电源完整性
专栏介绍本专栏从RLC寄生参数的角度系统讲解PCB设计中的电源完整性、信号完整性、EMI与回流路径、数模混合与高压设计四大主题。每篇文章都按照现象—物理本质RLC归因—工程措施的结构展开帮助读者把零散的规则重新接回到少数几条物理规律上。1. 为什么要在电源路径上加电容电源路径上通常会放置三种电容储能电容、滤波电容和去耦电容。它们按照距离芯片管脚由远到近的顺序排列共同构成PDN电容网络Power Delivery Network电源分配网络覆盖从低频到高频的整个频段确保电源完整性。1.1 储能电容Bulk Capacitor功能储存能量应对较为持续的电流需求提供最平稳的电压支撑。为什么容量大储能电容需要为负载突变期间的持续电流缺口兜底因此需要储存足够多的电荷。根据 Q C×V在允许的电压波动范围内容量越大能释放的电荷越多。所以储能电容的容量通常在几十微法到几百微法10-100 μF多为电解电容或大容量钽电容。放置位置距离芯片最远10-50 mm通常放在电源模块输出端或板级电源入口处。为什么放在这里见模块3 EMC与回流路径类RLC归因当负载电流突然增大时电源模块如DC-DC需要一定时间才能调整输出。在这个响应延迟期间储能电容释放储存的电荷填补电流缺口维持电压稳定。本质上是利用 Q C×V 的关系通过释放电荷来对抗电压跌落。储能电容响应速度最慢主要应对低频kHz级的负载变化。1.2 滤波电容Filter/Bypass Capacitor功能滤除电源上的纹波和噪声提供中等频率的电流补偿。为什么容量中等滤波电容主要针对电源模块输出的纹波几十kHz到几MHz需要对这些频率呈现足够低的阻抗但不需要像储能电容那样大的电荷储备。所以容量通常在10 μF左右100 nF - 10 μF多为陶瓷电容。放置位置距离芯片中等1-5 mm通常放在电源入口处或各功能模块的电源引脚附近。为什么放在这里见模块3 EMC与回流路径类RLC归因对于纹波这种高频交流分量滤波电容呈现低阻抗特性Zc 1/(jωC)。它相当于在电源和地之间并联了一个高频短路通道将叠加在直流上的高频纹波噪声旁路到地从而洗干净电源。1.3 去耦电容Decoupling Capacitor功能在芯片管脚电平突变时提供高频临时电流避免电平下降导致复位或逻辑错误。为什么容量小去耦电容针对的是芯片开关瞬间的极高频瞬态电流几十MHz到GHz级需要回路寄生电感极小才能快速响应。小容量电容的自谐振频率更高在高频下阻抗更低。而且去耦电容只需要填补极短时间纳秒级的电流缺口不需要储存太多电荷。所以容量通常在0.1 μF左右1-100 nF多为小封装陶瓷电容0402、0201。放置位置距离芯片最近 1 mm理想 0.5 mm必须紧贴芯片电源引脚放置。为什么放在这里见模块3 EMC与回流路径类RLC归因芯片在高速开关瞬间di/dt 很大需要从电源抽取瞬态大电流。但板级电源路径存在不可忽视的寄生电感 L根据 V L×di/dt这个电感会阻碍电流突变。去耦电容因为距离芯片最近回路寄生电感极小能比远端的储能电容和滤波电容更快地释放电荷填补电压缺口。1.4 三者的协同关系三种电容在电源路径上形成多级电荷补给站电源模块 → 储能电容10-50mm低频 → 滤波电容1-5mm中频 → 去耦电容1mm高频 → 芯片当芯片需要瞬态电流时最先响应的是去耦电容距离最近回路电感最小随后滤波电容补充距离稍远容量更大最后储能电容兜底距离最远容量最大储能电容、滤波电容、去耦电容这三种电容被统称为PDN电容Power Delivery Network电源分配网络电容。它们的功能并非绝对独立而是有重叠区域。滤波电容也有一定的储能功能去耦电容也能滤除高频噪声。它们共同覆盖从低频到高频的整个频段形成完整的PDN电容网络。1.5 耦合电容Coupling Capacitor除了上述三种并联在电源和地之间的PDN电容外还有一种串联在信号通路中的电容——耦合电容。耦合电容不属于PDN电容它是信号通路中的元件主要用于模拟电路中传递交流信号、隔离直流偏置。功能传递交流信号隔离直流偏置。为什么容量中等耦合电容需要根据信号频率选择容量通常在0.1 μF到几 μF之间。容量太小会衰减低频信号太大则体积和成本增加。放置位置串联在两级电路之间如放大器级间、芯片输入/输出端。为什么放在这里见模块2 信号完整性RLC归因电容的容抗 Xc 1/(2πfC)频率越高容抗越小。对于高频交流信号耦合电容呈现低阻抗信号可以通过对于直流f0容抗无穷大信号被完全阻断。因此耦合电容起到隔直流通交流的作用让前级的交流信号传递到后级同时隔离前级的直流偏置电压避免影响后级的工作点。与去耦电容的区别去耦电容并联在电源和地之间滤除电源噪声提供瞬态电流耦合电容串联在信号通路中传递交流信号隔离直流2. 为什么电源线要粗2.1 降低直流电阻R减少发热损耗现象芯片正常工作时其输入阻抗和消耗功率基本是确定的。在输入电压恒定的情况下流经电源线的电流 I 也是一定的。RLC归因电阻R根据焦耳定律 Q I²Rt导线上的发热量与电阻 R 成正比。根据电阻公式 R ρL/Sρ为电阻率L为长度S为截面积加粗电源线增大截面积S可以直接减小导线的直流电阻 R。电阻越小电流流过时产生的热量就越少避免PCB过热导致铜皮剥离或板材损坏。2.2 减小线路压降确保芯片供电电压达标现象电源模块输出的电压是额定的但经过长长的走线到达芯片引脚时电压可能会下降。如果压降过大芯片引脚处的实际电压低于工作阈值会导致芯片工作异常或复位。RLC归因电阻R根据欧姆定律 V I×R电源线上的压降与电阻成正比。加粗、加短电源线减小了寄生电阻 R从而减小了线路上的电压损失IR Drop确保芯片引脚处能获得充足的额定电压。2.3 降低寄生电感L提升瞬态响应能力现象除了直流电阻电源线在高频下还表现为电感。RLC归因电感L导线的寄生电感与线宽成反比。线越宽寄生电感L越小。减小L可以进一步降低 V L×di/dt 带来的高频阻抗和电压尖峰这对电源完整性同样至关重要。3. 为什么开关电源的电源线更容易坏核心结论开关电源的脉冲电流引发趋肤效应导致导线有效截面积大幅缩减交流电阻成倍增加最终因局部过热而损坏。3.1 现象描述在同等平均电流下开关电源的PCB走线、变压器绕组或MOS管引脚比线性电源更容易出现过热、铜皮剥离、焊点开裂甚至烧毁的现象。3.2 物理本质趋肤效应Skin Effect开关电源输出的不是平滑直流而是包含大量高频谐波的脉冲电流。高频电流流过导体时会产生趋肤效应——电流不再均匀分布在整个截面而是被挤到导体表面的一层薄壳内流动导线中心区域几乎没有电流通过。直观物理图像导线束模型 把一根实心导线看作由无数根细导线捆成一束。高频电流流过时每根细导线产生的交变磁场会在相邻导线中感应出涡流。中心区域的导线被四周磁场包围感应涡流与主电流方向相反产生强烈的拮抗作用几乎完全抵消了主电流而最外层的导线拮抗作用最弱因此电流几乎全部集中在外层表面。关键推论趋肤深度δδ 1/√(πfμσ)频率越高电流层越薄。高频交流电阻频率越高有效截面积越小电阻越大。3.3 失效机制RLC归因电阻R增大有效截面积大幅减小根据 R ρL/S交流电阻急剧上升。发热Q剧增根据焦耳定律 Q I²Rt电阻增大直接导致发热量成倍增加。开关电源的脉冲电流峰值往往很大叠加增大的R局部温升非常可观。恶性循环温度升高 → 铜电阻率ρ进一步增大 → R更大 → 发热更严重最终导致铜皮氧化、焊点疲劳、绝缘层碳化甚至烧毁。3.4 工程解决方案PCB走线在高频开关电源中优先增加走线宽度而非厚度因为厚度超过δ后内部铜几乎无效。当厚度小于趋肤深度时整个厚度方向都在导电电阻基本上与宽度成反比——宽度越大高频电阻越小。走线侧边也有趋肤效应但影响很小可以忽略。表面处理镀银或镀金利用趋肤效应只用表面的特点用高电导率材料降低表面电阻。4. 为什么开关电源和变压器周围会有干扰如何抑制4.1 现象描述开关电源工作时会向电网和周围空间发射强烈的电磁噪声导致后级模拟电路信噪比下降、数字系统误动作甚至无法通过EMC测试。4.2 物理本质两条核心干扰路径路径一寄生电容耦合产生共模干扰变压器初级绕组与次级绕组之间存在层间分布电容C。开关电源的高频矩形波具有极高的电压变化率dv/dt。根据 I C×dv/dt这个极高的dv/dt会穿过寄生电容产生强大的位移电流。这个电流不经过正常的负载回路而是直接跨越隔离带流向地线或机壳形成共模干扰。这也是为什么开关电源的高频噪声能轻易突破变压器隔离的原因。路径二寄生电感/漏感引发差模干扰与谐振变压器绕组存在漏感L开关管和二极管存在结电容CPCB走线存在寄生电感。差模尖峰开关管高速通断产生极高的电流变化率di/dt根据 V L×di/dt寄生电感和漏感会感应出极高的反向电动势形成电压尖峰。LC谐振振铃漏感L与器件结电容C构成高频LC谐振回路。在开关动作的瞬间能量在电感和电容之间来回震荡产生高频衰减振荡振铃这是差模噪声的主要来源。4.3 开关电源与变压器的干扰抑制措施措施一外围接地屏蔽包地处理在开关电源和变压器外围铺一圈接地铜皮并打满接地过孔形成一个接地围栏。高频噪声遇到低阻抗的接地铜皮会被直接旁路到地无法向外辐射。这本质上是用接地平面构成一个简易的法拉第笼把噪声关在里面。措施二物理隔离远离敏感器件把开关电源模块和变压器放到离其他组件尽量远的地方尤其是模拟信号部分运放、传感器、ADC等。距离是最简单有效的隔离手段——电磁场强度随距离快速衰减拉开距离就能大幅降低耦合干扰。措施三电源线集中走线开关电源线之间不需要太担心互相干扰因为它们本身就是同一组功率回路电平相近、相位同步互相耦合的影响很小。所以可以把开关电源线集中走在一起反而有利于缩小功率环路面积、降低寄生电感。真正需要警惕的是功率线与信号线的交叉耦合。5. 为什么芯片的地电平会跳动——地弹的成因与抑制核心结论地弹的本质是瞬态电流流过寄生阻抗时产生的电压——包括电阻压降V I×R和电感压降V L×di/dt把芯片内部的参考地推离了板级地。抑制地弹的思路就是围绕这两个公式展开减小R、减小L、减小di/dt。5.1 地弹的物理机制地弹的成因可以归结为三个要素的叠加要素一寄生电阻R芯片内部电路与外部PCB地之间的路径存在寄生电阻PCB走线的直流电阻过孔的电阻一个过孔约10~50mΩ焊盘、键合线的电阻当瞬态电流 I 流过时根据欧姆定律 V I×R会产生电阻压降。要素二寄生电感L芯片内部电路与外部PCB地之间并不是理想导体连接而是经过了一条存在寄生电感的路径PCB焊盘、过孔地平面走线这些路径上的寄生电感虽然很小nH级但在高频下不可忽视。要素三瞬态电流变化率di/dt当芯片输出状态切换时会产生剧烈的电流变化来源有两个负载电容充放电输出引脚驱动后级电路的寄生电容切换瞬间需要大电流充电/放电内部短路电流CMOS反相器切换的极短时间内PMOS和NMOS管会同时部分导通形成从电源到地的瞬间尖峰电流这两个电流叠加后产生一个较大的di/dt再配上从芯片出来到导线这一条路上的寄生电感L就会产生一个较大的感生电压V L × di/dt。地弹的完整表达式芯片内部参考地与板级地之间的电位差V_bounce I×R L×di/dt在高频场景下di/dt 可以非常大纳秒级切换di/dt 可达 A/ns 量级L×di/dt 项通常远大于 I×R 项成为主导因素。但在大电流场景下如电源路径电阻压降 I×R 也不可忽略。5.2 为什么同时翻转特别危险单个IO翻转时瞬态电流已经会产生压差当多个IO同时切换同步开关噪声SSN时各路电流变化在公共电源/地路径上叠加di/dt急剧增大。即使每个引脚的负载都不算大共享路径上的总电流变化也可能非常明显。这也是为什么问题往往和输出码型有关全0到全1的切换与只有一位变化对公共电源地的冲击完全不同。5.3 地弹的抑制方法抑制地弹的核心思路就是围绕公式 V_bounce I×R L×di/dt从减小R、减小L和减小di/dt三个方向入手。方向一减小di/dt软件和驱动层面分时切换Staggered Switching通过编程把多个管脚的状态切换时间错开避免它们同时输出或汲取较大电流。例如多个LED同时翻转时在程序中加入微小的延时偏移。降低驱动强度在芯片寄存器中调低IO口的输出驱动能力牺牲一点边沿速度来换取更小的di/dt。方向二减小寄生电阻R和寄生电感L硬件和PCB层面高频芯片周围密集打地过孔在高频芯片周围密集打地孔Via Stitching多个过孔并联可以显著降低等效电感一个过孔约1nH两个并联就是0.5nH四个并联就是0.25nH。同时多个过孔并联也能降低等效电阻。BGA封装下方密密麻麻的地过孔就是为了用并联把回流地的阻抗打到最低。大电流路径多打孔所有大电流路径电源、地、电机驱动等都要多打过孔并联。这样做有三个好处一是增大通流能力避免电流过大把过孔烧断二是多个过孔并联降低寄生电阻和电感减小压降三是减小回流环路面积降低EMI辐射。减小回流路径信号的回流路径要尽量短且直接GND过孔必须紧贴器件焊盘每多1mm线长就增加约1nH回路电感。高频信号换层时必须在信号过孔旁0.5mm以内放置伴随地过孔为回流电流提供最短的换层路径。完整连续的地平面采用多层板≥4层专设完整地平面层避免地平面被分割详见模块4 第2节。整块铜皮地平面的阻抗远低于单根走线能大幅抑制地弹。版权声明本文为CSDN博主原创文章遵循 CC 4.0 BY-SA 版权协议转载请附上原文出处链接和本声明。标签#PCB设计 #电源完整性 #RLC #去耦电容 #地弹 #PDN相关文章RLC视角下的PCB设计二信号完整性-CSDN博客RLC视角下的PCB设计三EMI与回流路径-CSDN博客RLC视角下的PCB设计四数模混合与高压设计-CSDN博客